益華電腦（Cadence）宣佈，ASIC設計服務、SoC暨IP研發銷售廠商智原科技（Faraday Technology）採用Cadence OrbitIO Interconnect Designer(互連設計器)及Cadence SiP佈局工具，相較於先前封裝設計流程節省達六成時間。
OrbitIO及SiP佈局工具支援自動化IC/Package（封裝）/ PCB的互連設計和優化，相較於目前利用靜態試算表的方法，能夠進一步改善佈線互連路徑及訊號與電源完整性效能。多基板互連路徑設計在早期設計流程上藉由佈線上的權衡探索和判斷，有效優化設計效能並降低基板複雜度和成本。藉由執行此優化程序，Cadence能夠利用OrbitIO互連設計器的單一平台多樣設計結構環境，大幅減少或甚至消除耗時的重複執行工作，將一般使用試算表且涉及重複執行的凸塊/焊球規劃研究，從幾天或幾週時間縮減至短短幾小時。
智原科技晶片設計流程暨IP技術處資深處長王志恆表示：「晶粒凸塊的規劃與優化是我們在SoC及ASIC 設計程序中，決定能否達成效能目標的關鍵環節。OrbitIO幫助我們以更具效率的方式達成目標，讓我們節省高達六成的設計時間，同時提供符合顧客期待的成果品質。」
Cadence PCB與IC封裝部門研發副總裁 Saugat Sen表示：「我們以顧客需求為第一優先，因此特別強化OrbitIO Interconnect Designer，採全自動的跨域互連路徑優化方法，藉此提升設計流程效率，並達成縮短設計週期及降低產品開發成本的目標。」
