高階載板製程加速升級 AI帶動PCB設備與智慧製造需求 (2026.10.22)
AI伺服器與高效能運算需求持續成長，帶動印刷電路板（PCB）朝高層數、大尺寸與高密度互連發展，同時使得材料、設備及製程良率成為產能擴充的重要瓶頸。TPCA Show 2026於10月20日至22日登場，業界指出，AI伺服器PCB正朝70層以…
搜尋「chiplet」，共 158 筆
A-SSCC於11月台中登場 台灣25篇論文聚焦前瞻晶片技術 (2026.10.22)
2026年 IEEE亞洲固態電路研討會（A-SSCC）即將於11月1日至4日在台中林酒店舉行，此為台灣第六度此次台灣產學團隊共有25篇論文入選，涵蓋邊緣人工智慧（AI）、高速互連、無線通訊、電源管理及晶片設計自動化，展現從電路架構、製程應用…
日本企業將光電融合邁向量產驗證 矽光子與先進封裝供應鏈升級 (2026.10.21)
隨著AI資料中心與高效能運算（HPC）規模持續擴大，晶片間高速資料傳輸的功耗與頻寬瓶頸日益凸顯，光電融合技術正由零組件研發邁向量產製程整合。日本NTT、NTT Innovative Devices、Japan Semiconductor、古…
先進封裝打開設備新戰場 (2026.10.20)
AI把半導體競爭推向一個新的分界。過去業界習慣把先進製程理解為更小的電晶體、更多的曝光層數，今天的系統效能愈來愈取決於GPU、AI ASIC、HBM與各類Chiplet如何被連接、供電、散熱與測試。封裝不再只是晶圓完成後的保護與接腳，而是系…
台積電2奈米加速產能 帶動先進材料與設備升級 (2026.10.16)
隨著AI加速器、高效能運算與新一代行動晶片持續提高效能及能源效率要求，半導體先進製程正加速邁向2奈米世代。台積電10月15日公布最新製程進展，2奈米技術已進入量產爬坡階段，第三季占晶圓營收比重達8%，高於第二季的3%，並預期2027年2奈米…
先進封裝推動設備升級 清洗與量測成良率關鍵 (2026.10.15)
隨著AI晶片朝Chiplet、HBM堆疊及3D先進封裝發展，半導體製程對晶圓潔淨度、表面形貌與精密量測的要求持續提高。半導體設備業者ACM Research與Wooptix近日於SEMICON West揭露最新技術布局，顯示清洗、沉積及晶圓…
微軟Maia 300擴大AI推論 台積電N2P與HBM4成關鍵 (2026.10.13)
隨著生成式AI從模型訓練轉向大規模推論服務，運算效能、能源效率及系統整合能力成為雲端基礎設施競爭核心。微軟推出新一代AI推論平台Maia 300，預計2027年將Azure Maia系列擴展至數GW（Gigawatt）規模，逐步成為旗下產品…
鈦昇科技馬來西亞新廠啟用 深化半導體先進封裝布局 (2026.10.05)
半導體封裝設備供應商鈦昇科技宣布，其馬來西亞子公司「E&R SEMICONDUCTOR (MALAYSIA) SDN. BHD.」將於 10 月 13 日在馬六甲自由貿易區舉行新廠開幕典禮。 為因應東南亞客戶需求快速增加，鈦昇推動半導體包材…
HBM堆疊愈高良率愈難 先進封測成AI新瓶頸 (2026.09.24)
AI帶動的記憶體產能排擠效應正進入第二階段。過去市場焦點主要集中於HBM大量占用DRAM晶圓產能，如今隨著堆疊層數與頻寬持續提高，供應瓶頸正由晶圓容量往矽穿孔、鍵合、堆疊與測試端移動，封裝與測試逐漸成為決定HBM有效產出的另一道門檻。 HB…
AI算力瓶頸轉向互連 高速網路成為下一個主戰場 (2026.09.24)
AI伺服器競爭正由「增加GPU」進入「如何讓更多GPU有效協同運算」的新階段。隨AI 簇集由數百顆加速器擴大至數千甚至更多晶片，資料必須持續在晶片、伺服器與機櫃之間交換，限制系統效能的因素開始由運算晶片（Compute Die）轉為縱向擴展…
是德：AI叢集帶動驗證典範轉移 打造設計到部署全流程測試 (2026.09.23)
生成式AI與高效能運算加速擴展，資料中心算力架構正從小晶片（Chiplet）延伸至超大規模叢集。面對全球AI支出預計在2026年突破2.6兆美元的高速成長，是德科技（Keysight ）今日於「2026是德科技電子量測論壇」指出，AI基礎設…
HBM排擠後段產能 三星加速DDR5與SSD委外 (2026.09.23)
AI正在重新分配的不只是DRAM晶圓產能，連封裝、測試與模組組裝空間也開始重新洗牌。三星電子近期據悉擴大把DDR5記憶體模組與SSD新增產能交由外部合作夥伴承接，將韓國有限的內部後段資源優先配置給HBM與先進封裝。 HBM與一般DRAM最大…
突破AI算力微縮瓶頸 科林研發深耕先進封裝與在地生態系 (2026.09.09)
半導體製造面臨功耗與異質整合的嚴峻挑戰。科林研發（Lam Research）在 2026 會計年度中，科林研發全球營收達 232 億美元，研發投資規模達 24 億美元，展現其在製程技術創新的深厚底蘊。科林研發台灣區總經理郭偉毅博士於 SEM…
UCIe標準化重塑Chiplet生態與ASIC經濟學 (2026.09.07)
標準化Chiplet絕非單純的封裝技術迭代，而是一場涉及設計方法論、代工模式、IP商業版權及供應鏈權力重組的典範轉移。…
打通 3D IC 設計任督二脈：從架構探索到最終簽核的加速實踐 (2026.09.03)
Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝，設計團隊可將不同製程、不同供應商的運算、記憶體、I／O 與加速器 IP，整合為複雜的系統級封裝。相較於大型單晶粒設計，這種方法有助於提升效能與能源效率，也能改善擴充彈…
AI晶片走向系統戰 台積電整合CoWoS與矽光子 (2026.09.01)
生成式AI帶動算力需求持續攀升，半導體競爭焦點已由單一先進製程，轉向運算、記憶體、封裝與高速互連的系統級整合。台積電在SEMICON Taiwan 2026展前論壇指出，未來AI基礎設施新增容量可能由過去每年約5至6GW，提高至30至40G…
破解次世代微縮瓶頸 李長榮先進材料推進先進封裝濕式製程解方 (2026.09.01)
根據研調機構 Yole Intelligence《先進封裝產業現況與技術藍圖》2023年報告指出，在 AI 晶片、HBM 及 Chiplet 異質整合強勁帶動下，晶片間微凸塊（Micro-bump）與混合鍵合（Hybrid Bonding）…
SEMI半導體材料聯盟串聯全球資源 強化供應鏈競爭力 (2026.08.31)
基於晶片製程加速邁向2奈米、先進封裝加速異質整合，材料已成為驅動半導體創新與供應鏈韌性的戰略關鍵。SEMI國際半導體產業協會近期也正式成立「SEMI半導體材料聯盟」（SEMI Taiwan Materials Alliance），將以台灣完…
Cadence：AI進入自主設計階段 代理式AI加速重塑半導體開發流程 (2026.08.28)
AI浪潮正從驅動晶片需求進一步延伸至參與晶片設計。隨著AI資料中心、加速運算及實體AI快速發展，半導體晶片的架構與系統複雜度持續攀升，從先進製程、HBM、先進封裝到高速互連與多物理場設計，都讓傳統依賴工程師大量人工操作的開發模式面臨挑戰。在…
力成FOPLP產能訂滿2030年 AI先進封裝第二路徑成形 (2026.08.27)
AI晶片持續朝大尺寸、Chiplet與異質整合演進，先進封裝競爭也從CoWoS向更多技術路徑擴散。封測大廠力成科技宣布，布局六年的扇出型面板級封裝（FOPLP）已進入量產準備，現有產能已由兩家主要客戶預訂至2030年，預計2027年開始量產…