芯片系统的重要概念，即是在单一芯片上把不同特性的电路整合在一起，以提供更多更强的功能。(图一)为一个具代表性之通讯系统示意图。如果要以芯片系统方式实现，就必须把对噪声敏感的区块，包括低噪声放大器（LNA），模拟/数字转换器(ADC)，锁相回路(PLL)，数字-模拟转换器(DAC)，功率放大器(PA)等，在同一芯片上与容易产生噪声的数字电路，如微处理器或信号处理器(DSP)等整合在一起。但是数字电路的同步切换噪声（SSN）,会经过电源网络与基板两个路径，影响到同一基板上的模拟/混合信号/射频电路的特性，尤其是功率放大器的部分。因此芯片系统上的SSN问题，对整个系统的发展非常重要，是近年来一个十分热门的研究题目。

《图一 通讯系统示意图》

SSN来自不理想的电源线。因为有寄生电感(L)与电阻(R)，所以当电流(i)通过时，电源在线会产生Ldi/dt的电压变化或iR的压降，即是所谓的电源网络SSN。如(图二)所示，电源网络SSN经过基板接点（substrate contact）进入基板成为基板SSN，因此两者间存在一个高度正相关的情况。降低电源网络SSN，可以使基板SSN随之减小。因此，在以下的文章中，除非特别说明，对两种SSN并不作进一步区分。就影响层面而言，电源网络SSN，会造成电源网络上直流位准的移动，使得工作点不正确，至于基板SSN，则会经过基板接点或源/汲极接面影响电源网络，或是经由基板效应（body effect）影响晶体管（例如，临界电压threshold voltage）的各种特性。而上述两种SSN的波形及造成的影响，因为每一个时间点切换的晶体管数目并不相同，使得维持操作所需的电流(i)大小也随之起伏，因此是一个随时间变化的函数。

《图二 SSN的形成与传播》

降低SSN的影响的方法可分为被动与主动两大类：被动的方式包括分离电源网，使用去耦合电容，使用保护装置等；主动的方式则是包含使用稳压器，或是产生一个反向的SSN，以及频率切割等方法。各种方法的优缺点进一步说明如下。

被动模式：

（1）分离电源网：将提供给数字区块的电源网络与提供给模拟区块的电源网络分开。这是降低电源网络SSN传播最直接的方式，但是由于基板相连，此种做法对降低基板SSN，并不是特别有效。

（2）使用去耦合电容：利用电容的储存与释出电荷，来稳定电源线的电压值。不过，如果要在芯片上加入更多的去耦合电容，势必会加大设计面积。而在芯片外加上去耦合电容，最直接的影响是成本，其次还必须考虑带宽的问题。设计人员为避免电源网络SSN造成影响，通常以多加电容的方式解决，于是常有过度配置的问题。因此，如何加入最少但足够的去耦合电容，对业界来说，非常重要，但很难有精确的答案。如何提供正确并快速的估计，是许多单位正在进行的研究计划。（将问题简单化之后得到的计算公式，参考[2]。）

（3）使用保护装置：降低基板SSN，最常使用的保护装置是P+保护环（guard rings）。将保护环围在易受基板SSN影响的电路四周，以保护环提供一个低电阻路径，将接近敏感电路的噪声重新导向。或是将保护环围在噪声源四周，一开始就把噪声带离，不让基板SSN四处流动，影响其他的电路。因为一般的概念是以保护环提供对敏感电路的保护，所以第一种做法较为常见。不过第二种做法也逐渐有人使用。除了P+保护环外，可利用法拉第笼的方法，将金属柱打入基板中，以阻绝电磁波的影响，但是成本较高。另外则是以反向偏压的N-well保护环，形成空乏区，切断电流路径。或是于制造过程中在基板中埋入二氧化硅结构（Oxide Trench）等。依据各种文献显示，在考虑成本的情况下，P+保护环得到的效果相对来说较为理想。（参考[3][4]）

（4）构装与布局：一般逻辑电路，通常选用p+基板加上磊晶层（epi-layer）结构的制程，以减少栓锁作用（Latch-up）的产生。但是p+基板并不利于基板SSN的抑制，因此需要特别注意。解决的方法，可使用背板接点（backside contact），将基板SSN自背板引出。另外，适当选取芯片封装的种类，也很重要。各种封装的电源线寄生电感差异很大，而寄生电感的大小与Ldi/dt的电压变化成正比，减小寄生电感自然会减低SSN的影响。芯片上的布局方式也是一个重点，尤其是使用差动对模式的电路，应尽量使SSN的分布，对两个分支电路的影响相近。（理论推导部分，参考[5]。）

（5）基板选用：可藉由使用绝缘层覆硅（SOI）或是三重井（triple-well）的基板来减低基板SSN的影响，但成本较高，而且随着操作频率的升高，阻绝基板SSN的效果也会降低。对一般应用来说，通常不是优先考虑的解决方案。

主动模式：

（1）稳压器：线性稳压器可利用运算放大器以回授系统实现，可配合去耦合电容使用，但需要一个参考电压输入，因为相对来说需要较大的功率消耗，所以较少用在芯片上。

（2）反向SSN产生器：若将SSN的时域数据转到频域作观察，周期性的变化，会对应到固定的频率，随机性的波形变化，在频谱上将是一个连续性的噪声准位。在理论上，对周期性SSN而言，可产生一个相对相角180度且大小相等的SSN，把SSN抵销掉。对随机性的SSN而言，要实时正确预测反向的SSN会有实际上的困难。也就是说，在随机SSN为主的情况下，反向SSN产生器较不实用。不过在许多情况下，因为晶体管的切换是由频率的升缘或降缘控制，即使单一晶体管并不一定会在每一个周期切换，但是将所有的数字区块的晶体管整合起来作观察，在固定的操作模式下，大部份还是可以观察到与频率周期（T）或是频率周期的N倍（N是自然数）有关。所以利用反向SSN产生器，还是可以抵消相当部分的SSN，有其存在的价值。至于设计反向SSN产生器时，带宽/延迟一向是重要的要求。就目前看来，这部份还有很多的发展空间。（参考文献[6][7][8]）

（3）频率切割：因为SSN的大小与单位时间的电流变化量成正比，所以可将单一频率控制的电路区块分割成几个由不同频率控制的小区块，藉以降低单位时间内晶体管切换的数目，将电流变化由单一周期的单一升/降缘重新分配至单一周期的多个升/降缘上。处理完成后加入复位时（retiming）区块，将多重频率调整回单一频率即可。（参考[9]）

以下使用PLL为例，介绍SSN对电路的影响。通常在无SSN影响下的PLL抖动直方图，应类似(图三)（A）的情况。如果要考虑周期性SSN对PLL的影响，可将抖动直方图（X轴-Z轴）对噪声相对相角（Y轴）作图得到类似(图三)（B）（C）的三维抖动直方图。(图三)（B）因为无SSN影响，所以沿Y轴方向没有变化，(图三)（C）因为受SSN影响，所以沿Y轴方向有周期性变化。不同的周期性SSN与随机性SSN会产生不同的三维抖动直方图。设计人员可利用调整相对相位的方式来降低SSN对抖动特性的影响。调整相对相位的概念也可用于其他的电路，如用来增加ADC的SNDR值。

《图三 （A）无SSN影响的PLL抖动直方图，（B）无SSN影响的三维抖动直方图，（C）受SSN影响的三维抖动直方图[1]。》

结论

（A）无SSN影响的PLL抖动直方图，（B）无SSN影响的三维抖动直方图，（C）受SSN影响的三维抖动直方图[1]。

总结来说，本文对SSN的成因进行了描述，并探讨降低SSN的几种基本技巧，最后以PLL为例，介绍系统整合时，SSN造成的问题。如同之前提到，SSN对整个系统的影响非常大，但也还有很多相关的问题，值得深入研究。

本文给出电源设计中如何利用低端栅极驱动器IC的设计指南。其中包括如何选择适当的驱动器额定电流及功能，驱动器需要哪些支持组件，以及如何估算损耗和结温。在开关电源设计中，通过正确运用栅极驱动器IC，能够提高效率、减小尺寸并简化设计。

[1] Y-C. Lu, Digital Noise Emulator for Characterization of Phase-locked-loop Systems Exposed to Substrate Noise, Stanford University (ProQuest, ISBN: 0496135333), Jan. 2005.

[2] William J. Dally, and John W. Poulton, Digital System Engineering, Cambridge 1998.

＜卢奕璋先生为美国史丹福大学电机工程博士，现为国立台湾大学电机工程学系与电子工程学研究所助理教授。＞

[3] D. K. Su, M. Loinaz, S. Masui, and B. Wooley, “Experimental results and modeling techniques for substrate noise in mixed-signal integrated circuits,” IEEE J. Solid-State Circuits, vol. 28, no. 4, pp. 420-430, Apr. 1993.

[5] M. Xu, Substrate Noise in Mixed-Signal Integrated Circuits, Stanford University, Jun. 2001.

[4] B. R. Stanisic, N. K. Verghese, R. A. Rutenbar, L. R. Carley, and D. J. Allstot, “Addressing substrate coupling in mixed-mode IC’s: simulation and power distribution synthesis,” IEEE J. Solid-State Circuits, vol. 29, no. 3, pp. 226-238, Mar. 1994.

[7] M. S. Peng, Study of substrate noise and techniques for minimization, PhD Dissertation, MIT, Feb. 2003.

[6] K. Makie-Fukuda, T. Tsukada, “On-chip active guard band filters to suppress substrate-coupling noise in analog and digital mixed-signal integrated circuits,” Digest of Technical Papers, Symposium on VLSI Circuits, pp. 57-60, June, 1999.

[8] T. Tsukada, Y. Hashimoto, K. Sakata, H. Okada, K. Ishibashi, “An on-chip active decoupling circuit to suppress crosstalk in deep-submicron CMOS mixed-signal SoCs,” IEEE Jour. Solid-State Circuits, vol. 40, no. 1, pp.67-79, Jan 2005.