軟體當家的硬體設計走向

在過去，想獲得更佳的嵌入式產品功能，設計者想到的不二法門往往是採用更新一代的晶片製程技術，要不然，這樣的硬體設計取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準。這一向是電子產業長年來實現摩爾定律的一個走勢，不過，當製程技術走向深次微米以下，而產品需求走向少量、多樣且生命週期縮短時，一切仰賴硬體技術的潮流即將翻轉，未來，將是軟體當家的時代。

且來看看硬體設計上的瓶頸，目前光罩費已經高到有如天價，而高階製程的複雜度也讓驗證難度大幅提升，不僅拉大了開發時程，而且提高了開發成本；更有甚者，設計案往往因一些小錯誤而需要重頭來過，開發業主只得硬著頭皮再燒一筆錢了。然而，有些設計瓶頸，例如處理器的高熱量、洩露電流（leakage current）、訊號完整性（Signal Integrity）及電磁干擾（EMI）等，並非工程師的功力不足，而是高階製程開發者心中共同的痛。因此，轉向更具設計彈性的軟體策略，變成非走不可的一條路。

FPGA的成功，正是可編程化（Programmable）需求強勁的一大明證。它讓晶片設計者在晶片正式進入硬體製程前，能夠反覆的測試與修改，不但能將錯誤的成本降到最低，而且有效縮短了專案開發的時程。同樣的例子也發生在DSP的身上，現在訊息處理設計者已愈來愈傾向於採用可編程DSP，甚至進一步將DSP與RISC處理器核心整合在一起，例如ADI的Blackfin晶片就採用了革新性的架構，讓它能同時處理兩種運算功能，而且還能節省耗電及縮小尺寸。
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載