帳號:
密碼:
 
CTIMES / 文章 /   
愛美科觀點:3D IC晶片堆疊技術
 

【作者: Eric Beyne】   2018年02月23日 星期五

瀏覽人次:【7540】
  

3D IC晶片堆疊技術的商用化進展在2017年經歷了重大突破,在此之前,業界對於3D IC技術抱持著相當懷疑的態度,但現在卻開始發現3D IC晶片堆疊技術不見得需要花費更多成本,而更棒的是,還可帶來更多的機會和可能性。


商用市場中的3D IC晶片堆疊技術的使用

3D IC晶片堆疊技術在2017年開始被應用於一系列不同的商業化產品中,例如,iPhone 8使用了Sony的堆疊式圖像感測器(stacked image sensor),此圖像感測器將感測器、運算晶片和記憶體堆疊成單元件(single unit),使照片和影片的成像品質更為提升。


此外,3D IC晶片堆疊也是記憶體的趨勢,隨著高頻寬模組使用的增長,而這些模組每個皆有4~8個DRAM記憶體晶片堆疊在處理器晶片上。AMD和Nvidia於2017年也都根據此架構,在市場上發表了應用於高端筆電和AI應用的處理器。


扇出型晶圓級封裝(Fan-Out WLP, FOWLP)在2017年也有了巨大進展,FOWLP被視為標準WLP的下一代技術,解決了晶片和印刷電路板間的不匹配和互連間隙的問題,晶片被切割成矽晶圓後再安裝至晶圓載體上,跟原本晶圓製程相比,安裝位置更為分散,這些重構後的晶片會再以環氧模壓樹脂(Epoxy Mold Compound)、重分佈層(redistribution layer)和焊球(solder balls)包覆。


英飛凌開發FOWLP已有15年,但最近FOWLP才又重新被有效地採用為晶圓堆疊的製程,例如Apple A10處理器採用了台積電稱為inFO的扇出型技術去堆疊DRAM記憶體和CPU。


建構每個晶片區塊的最佳技術

在接下來的這幾年,3D IC堆疊晶片技術的應用會在更多更廣泛的種類明顯增加,特別是需要強大計算能力和記憶體容量的應用,包括多核伺服器和人工智慧相關應用。另外,隨著系統內部組成越來越異質化,3D IC堆疊技術則成為關鍵,一個異質化的系統會由各種不同的零組件構成,如記憶體、影像感測器、用於類比功能和射頻的三五族電子設備、處理器、低功耗電子設備等,以最適合的技術去設計和加工每一個零組件,然後再利用3D IC堆疊技術將其封裝成單元件,藉此可使電子系統的運作效能增進,成本和功耗降低。



圖1 : 愛美科 3D IC晶片堆疊技術一覽表
圖1 : 愛美科 3D IC晶片堆疊技術一覽表

晶圓對晶圓的接合

愛美科(imec)一直以來堅信3D IC晶片堆疊技術的力量,並且投注大量精力去提升這項技術,例如在2017年,愛美科在晶圓對晶圓的接合上達成了卓越成果,進一步成功縮小混合晶片接合的間距至1.4微米(目前產業界中的標準間距為6微米),愛美科相信在2018年0.7微米的間距可被達成,這項研究為3D計畫的一部分,且與3D IC儀器設備商有密切合作。


此外,愛美科在2017年在晶圓對晶圓接合領域中的後鑽孔(via-last)技術方面,縮小了直通矽晶鑽孔(through-silicon via;TSC)直徑至1微米,而間距縮小為2微米(目前產業界中的標準為直徑5微米,間距10微米),2018年愛美科會展開技術優化,包含4、8、16吋的晶圓封裝技術,而這些多晶片堆疊的技術對記憶體應用格外重要。


在晶片到晶圓技術方面,愛美科已能使微凸塊(microbump)間距縮小至10微米,2017年的焦點則在於發展集體接合(collective bonding),使晶片到晶圓接合過程的速度可以加快且成本更低,在接合過程中,目前還是使用將晶片一片片轉移的方式進行,但有了集體接合技術,將晶片排列在晶圓載體時,可全部一起轉移至其他晶圓上進行接合。


2017年愛美科針對此接合過程發展出一套概念流程,並向業界展示其可行性,也確保了此流程可被用於將非矽晶片轉移至矽晶圓上(如光學I/O、雷射、功率放大器、三五族、microLED等),未來此類技術的擴展會很重要,因為愛美科將觸及到由特殊零組件所構成的異質化系統,而異質化系統正在增長中。


微射流冷卻晶片

2017年愛美科最大創舉即為在晶片封裝上使用3D原型化(3D prototyping),並更具體地發展出晶片冷卻的新概念。3D原型化的分辨率一直不斷提升,將此技術應用於電子系統會很有趣。


因此,針對特定應用來優化晶片封裝設計時,就可以不用原本標準的設計方法(這時便產生了特製化的趨勢),3D原型化顯然是實現愛美科對晶片冷卻概念的最佳方法,此概念包含將微流體層(microfluidic layers)裝在晶片後側,之後再將微射流噴到晶片上以有效地冷卻晶片,這種冷卻過程的效益和成本都優於目前最先進的製程,最主要是因為各種中間層(intermediate layers)可以被省略掉,晶片背面可被直接冷卻。


2018年愛美科將以3D列印為基礎進一步發展此冷卻技術,使愛美科能將設計進行優化,並往傳統製程技術上被認為不可能的方向前進,這些進展將包含供應通道和3D設計的實現,以避免不必要的壓力下降,因此愛美科能夠以最佳且最可行的方法,將冷卻劑(coolant)塗在晶片表面。



圖2 : 愛美科3D系統整合計畫執行長Eric Beyne
圖2 : 愛美科3D系統整合計畫執行長Eric Beyne

(本文由愛美科授權刊登)


相關文章
在線量測針對表徵和控制晶圓接合極度薄化
FOWLP與FOPLP備受矚目
晶圓聚焦『封裝五大法寶』之五:晶圓級的系統級封裝
聚焦『封裝五大法寶』之四:基板級的系統級封裝
快速、高純度的銅電鍍實現次世代元件
comments powered by Disqus
相關討論
  相關新品
Arduino Motor Shield
原廠/品牌:RS
供應商:RS
產品類別:PC Board
mbed
原廠/品牌:RS
供應商:RS
產品類別:PC Board
Arduino
原廠/品牌:RS
供應商:RS
產品類別:PC Board
  相關新聞
» DELO研發出兩種令金屬粘合劑更快形成粘連的觸發劑
» 科技部率國際科研團隊登東沙島 探討地質、大氣與環境科學
» 提升電源系統功率密度 TI推新款LLC控制器
» 意法半導體eSIM服務通過GSMA認證
» 貿澤與格蘭今原發表「新世代機器人」電子書 揭秘服務機器人趨勢
  相關產品
» Tenda路由器搭載Mesh技術 大坪數空間網速也穩定
» Maxim增強型數位隔離器 傳輸率高2倍、功耗降4倍
» 技嘉科技發表搭載ThunderX2處理器伺服器產品
» 友尚推出意法半導體車聯網智慧影音及儀錶板解決方案
» 雅特生推出符合醫療設備和工業產品安規標準的電源供應器
  相關資源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2018 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw