账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
图形化系统设计基础
加快开发时程并普及化嵌入式设计

【作者: NI】2009年01月05日 星期一

浏览人次:【6321】

概观

晶片设计中将近50%的设计延迟上市或根本未能上市,将近30%则在发表后失败。 [1]这些挑战当中大部分是因为嵌入式系统变得日趋复杂,在过去5年内程式码平均大小增加10倍所造成的直接结果。 [2]此外,随着嵌入式系统变得越来越普及,许多机器制造者、测试工程师或是控制工程师需要嵌入式技术来开发系统,以及相关开发嵌入式系统所需要的专业知识,因此以新方法来进行嵌入式设计越来越重要。


图形化系统设计是解决设计挑战的革命性方式,它结合直觉式图形化程式设计、以及具弹性的商业化立即可用(COTS)硬体,协助工​​程师和科学家有效率地设计、制作和架构嵌入式系统原型。采用图形化系统设计法,亦可使用单一环境完成设计所有阶段,进而提高生产力并节省成本。


嵌入式设计的图形化程式设计

图形化程式设计优势

许多嵌入式系统要同时平行执行许多作业,便需具备分别特定的计时需求。就以一个控制线性平台、旋转多个轴、控制照明并读取视讯资料的机械控制系统为例,在此系统中必须以即时和平行的方式决定多个程序。若运用传统文字式的工具(例如C语言)来设计这些应用程式,复杂度就会提升许多。


另一方面,LabVIEW发挥以既有功能特色为基础,可被运用于复杂程式设计及计时模型。 LabVIEW以原本的方式,使用程式码结构来运用计时功能,将计时功能整合到程式码中,呈现平行运算时只需要绘制另一个回圈即可,如图一所示。


《图一 LabVIEW中平行计时循环直觉地显示并行操作示意图》
《图一 LabVIEW中平行计时循环直觉地显示并行操作示意图》

在文字式程式码中运用这种程度的计时和平行运算,对于多数特定领域专家而言是一大障碍;对科学家和工程师而言,图形化呈现可更加清楚和容易地使用。若把LabVIEW图表延伸到包括FPGA和微处理器在内的晶片,工程师亦可看到LabVIEW使用同样的一致性和扩充性管理晶片的平行技术。


多样性运算模型降低设计复杂度

嵌入式系统设计的另一项关键需求,在于软体平台必须能够处理即时嵌入式设计中常见的各种运算法设计观点。加州柏克莱大学的嵌入式软体平台研究学者Dr. Edward Lee,将各种设计观点称为运算模型(models of computation)[3]。这些运算模型符合系统设计师检视其系统的方式,协助将系统需求转换为软体设计时的复杂度降到最低。


在过去几年里,LabVIEW延伸其功能,结合多种运算模型,以期更符合嵌入式系统设计师及其多样的技能组合需求。现在LabVIEW包含文字式数学、连续时间模拟、状态流程图,以及图形化资料流模型来表现各种运算法的多样性。 LabVIEW也包含互动式工具可强化数位滤波器、控制模型以及数位讯号处理运算法的设计经验,进一步简化这些垂直应用程式的设计工作。这些运算法应用在具弹性的COTS硬体平台上,可大幅降低第一个原型产品开发的时间。


现成客制化原型开发平台

如前所述,许多设计延迟上市或根本没有发表或更糟的情况,在上市后才证明设计失败,因此必须设法更迅速地推出品质更高的产品。其解决之道方法之一便是建立更好的系统原型,尽早将真实信号和硬体整合到设计过程中,因此能够重覆进行高品质设计,并且更早发现问题并加以修正。


如图二所示的设计流程,LabVIEW可使用LabVIEW FPGA模组,将LabVIEW设计布署于NI硬体中的FPGA,结合运算法设计和逻辑设计。设计者应把焦点放在硬体路径上,寻找缩短过程的方法和效率。



《图二 典型的嵌入式系统软件及硬件设计流程示意图,其显示分离的软件和硬件设计流程》
《图二 典型的嵌入式系统软件及硬件设计流程示意图,其显示分离的软件和硬件设计流程》

同时开发软硬体有其难度

若工程师要为最后的布署制作客制化硬体设计,同时开发软硬体有其一定难度。因为在到达系统整合阶段之前,软​​体从来无法在具代表性的硬体上进行测试。此外,工程师也不希望软体开发完全依赖理论,因为等到系统整合测试时、才将I/O加入并以真实讯号进行设计测试,可能表示工程师太晚发现问题,而且赶不上设计的时间底线。


目前大部份设计师使用类似评估的方式来制作其系统原型。但是,这些板子往往只有几个类比和数位I/O通道,很少包含视觉、运动、或是将I/O同步化的功能。此外,设计者往往只为了完成并证明概念,就必须浪费时间开发客制板子,供感测器或专用I/O使用。


可变通的COTS原型制作平台

若改用具变通性的COTS原型制作平台,则可使过程流畅,并除去硬体验证和机械设计所需的大量工作,如图三所示。就像现在的PC一般,任何人都可以前往电器商店,将记忆体、主机板、周边设备组合在一起架构一台PC,图形化系统设计亦致力于为原型制作平台推动类似的标准化作业。



《图三 使用图形化系统设计并流畅化的开发流程》
《图三 使用图形化系统设计并流畅化的开发流程》

对大部份系统来说,原型建立平台必须使用与最后布署之系统相同的元件。这些元件往往是一颗即时处理器,以决定性的方式执行运算法;可程式数位逻辑则用于高速处理、或是作为处理器和其它元件的界面、以及各种类型的I/O及周边设备,如图四所示。最后,如​​同任何系统,如果现成的I/O不能满足相关需求,此平台也在必要时有能力扩充和自订功能。


《图四 嵌入式系统的典型组件》
《图四 嵌入式系统的典型组件》

原型建立平台:以NI为例

National Instruments提供多种原型建立平台,其中NI CompactRIO包含嵌入式系统的所有基本建立元件。控制器中包含一颗32位元处理器可执行即时作业系统。 CompactRIO背板上包含一颗FPGA,可以执行高速处理,实际进行组态,并提供与I/O模组的界面。 I/O模组则包括类比输入及输出、数位输入及输出、以及计数器/计时器功能等选项。每一种模组都提供与感测器和致动器的直接连接功能,以及内建讯号处理和隔离。CompactRIO亦提供模组开发工具,能让开发人员扩充平台以容纳客制模组,这些都可全插入COTS框架中。


客制化部署选项

CompactRIO不但可用于制作原型系统,也可应用于布署。不过有些时候体积和电力的需求,可能需要更小型的客制机板设计。为了满足此类需要,设计师可使用LabVIEW嵌入式开发模组(Embedded Development Module)来保留软体投资,将程式码布署至任何32位元处理器。


LabVIEW嵌入式开发模组具备所有图形化开发的优势与立即可用的分析功能、整合I/O和互动式图形化除错等功能。此模组可以任何32位元微处理器为目标,并提供一个框架,开放整合多种现成的C程式码、其他协力厂商提供的工具链及作业系统,达到客制化机板设计的目标。在整合之后,使用者可完全以图形化及互动的方式进行应用程式除错。藉由产生程式码整合市场上现成的目标,使用者也因此增加目标选择的弹性和广度。


结论

以新方法设计电子系统的时代已经来临。图形化系统设计将硬体与软体平台相结合,大幅降低开发成本以及上市时程。支援软体平台并提供客制元件弹性的COTS硬体原型开发平台,大幅缩短制作第一款原型设计所需的时间。此外,使用真实I/O制作原型系统,也带来更高品质的设计并降低失误。最后,从设计、原型开发到最后布署目标,皆可采用一致的图形化软体,不仅可将程式码重复使用的比例最大化,也简化最后布署的转换过程。


(本文由美商国家仪器NI提供)


<参考资料:


[1] Embedded Software Development: Issues and Challenges. July 2003.


[2] http://www.techonline.com/community/related_content/21543


[3] Dr. Edward A. Lee, Advances in Computers (M. Zelkowitz, editor), Vol 56, Academic Press, London, 2002>


相关文章
数位分析不可或缺 逻辑分析仪为除错而生
新用户设备加速进入 毫米波市场稳定茁壮
无线技术复杂度飙升 频谱分析持续进化
从设计到制造 模组化仪器高弹性优势完全发挥
5G专网方兴未艾 智慧工厂先蒙其利
comments powered by Disqus
相关讨论
  相关新闻
» 安立知以全方位无线通讯方案引领探索6G时代
» 韩国无线电促进协会携手安立知 进行B5G/6G技术验证
» R&S推出专用於相位杂讯分析及高达50GHz压控振荡器量测的FSPN50
» 西门子医疗的磁流技术提高MRI可持续性和效率
» R&S和三星合作 为FiRa联盟定义安全测距测试用例的采用铺平道路


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T3QX17USTACUK5
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw