有过全身健康检查经验就会知道，要确定功能多样化且内部结构精密的人体没有“故障”，必须经过许多繁复的程序，花费的时间也不少；类似的状况，电路设计越来越复杂的IC，在测试上也面临更多挑战。以往的IC多只拥有单一功能，测试步骤单纯，但在SoC（系统单晶片）的设计趋势之下，整合多种功能的IC在测试上所需的技术难度日益升高，在测试成本上也让厂商感到负担沉重；为此，在前段的IC设计流程中，采用可测试性设计（Design for Test；DFT）解决方案，成为广受市场重视的一项应对策略。

所谓DFT，是在IC设计中预先将一些与测试设备相对应的参数或是电路植入晶片布局中，借此提高IC的测试覆盖率，如此一来不但能将复杂IC的测试难度与成本大幅降低，也能提高测试的品质、确保IC的“健康”。 DFT其实并非新科技，相关技术的研发历史已经超过10年，只是随着IC制程的不断演进与SoC的趋势面临许多更新的挑战；此外以往几乎只有极少数高阶晶片采用的DFT技术，也成为IC设计领域常见的解决方案。本文将带领读者认识这个未来IC设计进程中不可或缺的关键技术。

与EDA工具关系密切的DFT技术

完整的DFT流程包含了前段IC设计与IC制程后段的测试部份，因此相关解决方案必须有EDA工具与自动测试设备（Automated Test Equipment；ATE）的相互搭配，两者相辅相成、缺一不可；但由于设计方法仍是DFT的关键所在，目前市面上大多数的DFT解决方案在这篇文章中主要探讨的是前段设计流程所需的DFT工具市场现况。一般常见的DFT技术包括了：

以上的各种TFT技术可以视晶片的功能需要,相互搭配应用以确保测试品质的提升；但传统DFT方法还是让不少IC设计业者却步：包括各家厂商提供之解决方案五花八门、缺乏统一标准而应用不易，以及必须加入IC设计中的测试结构，可能会干扰原有设计电路或造成晶片体积变大等缺点；而随着半导体制程逐渐朝向奈米等级迈进，讯号传递速度越来越快，如何能让测试技术也能跟上其脚步，并能更进一步提高测试品质、改善以上旧有的DFT技术缺点，各家DFT工具供应商无不费尽心思投入研发。

根据知名市调机构Gartner Dataquest估计，2004年整体DFT市场有美金1.3亿元以上的规模，庞大的商机吸引全球EDA厂商、测试设备业者以及相关解决方案供应商争相投入。由于DFT技术仍有其门槛，目前DFT工具市场出现厂商集中度较高的状况；根据工研院经资中心（IEK）引述Gartner Dataquest在2003年发布的统计数据，包括Synopsys、Mentor Graphics、Fluence Technology *、Logic Vision等前四大厂囊括全球近九成市场，占有率依次分别为48％、17％、16％与8％。 （*注：据了解，Fluence Technology已辗转被并购及测试设备业者Credence旗下)

DFT解决方案供应商各显神通

DFT技术由于与前段IC设计流程关系密切，因此EDA工具大厂Synopsys、Mentor Graphics等能迅速扩张其市场版图，而其他中小型业者除非拥有独特技术做为竞争优势或是得到有力的支持后盾（如与后段IC测试设备的结盟），要切入此一领域并非易事。以下进一步藉由各主要DFT厂商现况来看目前该市场现况。

Synopsis以整合优势称霸市场

在DFT工具市场排名第一的Synopsys，占有率高达48％，席卷近五成的全球市场；让Synopsys稳坐龙头宝座的主要优势之一，即是该公司将DFT技术与其原有的平台式设计工具结合，客户只要在单一环境当中就能将DFT解决方案加入其设计。Synopsys测试自动化产品部门行销经理Cy Hay表示，对于IC设计业者来说，如果采用DFT是需要再另外学习新的设计方法或是接触新的工具，也是一种设计时间成本上的负担，因此让工程师最能接受的方式就是将DFT工具与原本所使用的EDA平台结合。

Synopsys在2003年发表的“Galaxy”设计平台（Design Platform），即具备了整合多样化设计工具的弹性，包括该公司的DFT Compiler、TetraMAX ATPG、Physical Scan Synthesis、SoCBIST等DFT相关解决方案；该公司并在今年3月发表DFT Compiler单一指令（one path）测试合成工具的第二代──DFT Compiler MAX，锁定0.13μm以下深次微米（Deep-submicron；DSM）IC测试挑战，希望协助客户提升高接制程IC的测试品质与产品良率。

Synopsys能在​​DFT市场赢得高占有率，除了有设计平台工具做为有力的后盾，对于相关技术的研发也投入不少资源；Cy Hay指出，DFT领域有一位教父级的专家Dr. TW Williams，早在1970年代即发表许多以扫描、测试合成为基础的论文，相关DFT解决方案获得业界广大回响，后来Dr. Williams加入Synopsys带领DFT研发团队，也让该公司的DFT实力大为提升。

Cy Hay进一步表示，IC进入深次微米世代，除了本身线路间距缩小所产生的干扰、故障等问题，在生产线上也可能遇到来自光罩、制程材料等因素造成的错误，这些已经是旧有的测试方法无法负担的状况，也是Synopsy发表新DFT Compiler MAX的主要动机。新的解决方案采用压缩技术将测试链缩短，却不影响测试覆盖率，也能因此避免对IC本身电路产生干扰；除了缩短测试时程的优点，Hay亦强调该技术能与ATE设备配合提供良率分析的功能。

Synopsys的DFT解决方案与市场主流ATE大厂Tera​​dyne、Advantest、Credence与Agilent皆能相互搭配，而与测试设备端业者间的相互合作，也是DFT工具业者经营市场皆非常注重的关键。

《图一 Synopsys测试自动化产品部门营销经理Cy Hay》

Mentor Graphics提供多样化解决方案

同样为EDA领域大厂的Mentor Graphics，该公司的DFT解决方案包含了包括ATPG、嵌入式决定性测试（deterministic test）、先进记忆体测试、逻辑BIST和边界扫瞄等主要类别技术，并可提供包括测试图样模拟和误差检查（mismatch）、除错、故障分析与诊断以及正规验证等相关配套流程。在多样化的解决方案中，Mentor Graphics的专长在于ATPG与BIST两大类DFT工具相互搭配的灵活运用。在ATPG方面， 名为FastScan的ATPG工具套件，可利用全面扫描或结构化局部扫描方式，为IC产生高品质测试向量，并与其他扫描合成、边界扫描等工具整合，在复杂的晶片设计中亦能在测试覆盖率与处理容量上有不错的表现。

此外在BIST技术方面，Mentor Graphics所提供的解决方案分为专供记忆体测试（用于嵌入式SRAM和ROM记忆体）的MBIST，与一般逻辑晶片测试应用的LBIST。一般应用的LBST即是采用在晶片中加入内建测试电路的方法，不需要在ATE机台加载测试向量，且能再晶片的工作频率下进行实速测试，因此能有效降低测试成本、缩短测试时间。而锁定嵌入式记忆体应用的MBIST，能产生可合成的Verilog或VHDL、合成执行期间命令文稿（synthesis runtime scripts）、模拟的测试平台（testbench）以及自动测试设备的WGL输出；并支援常用的记忆体测试演算，亦允许客户采用自行定义的测试演算法。

而对于深次微米制程对DFT所带来的种种挑战，Mentor Graphics亦在相关技术的提升上不遗余力；其中为解决高阶晶片在实速测试向量数目增加上的问题，该公司采用嵌入式压缩技术推出新一代的ATPG工具TestKompress，一方面能减轻ATE机台的负担、一方面也将晶片上扫描链数量增加、长度缩短，以降低测试成本与减少测试时间。此外还有将ATPG与MBIST结合研发的Macrotest工具，则是能改善大面积BIST电路对记忆体阵列时序特性的影响。

《图二 LogicVision资深产品营销总监Stephen Pateras示范测试机台》

LogicVision专攻BIST解决方案

不同于前两家EDA厂商提供较多样化的DFT工具，LogicVision则是专攻BIST领域，研发相关IP与应用软体工具。 LogicVision总裁暨执行长Jim Healy表示，一般IC在出晶圆厂之后，尚需花费六个月左右进行每一颗晶片产品的功能测试，且一旦IC的功能越复杂、时间也会更长，而采用该公司BIST解决方案的晶片测试速度是一般晶片的十分之一，整体可为客户节省一个月左右（31天）的时间，而对于逻辑闸数量庞大、深次微米制程的晶片来说，其效果更为显著。

除了IP，LogicVision也提​​供可在PC平台上操作的管理软体介面，使用者可设定所需的测试条件，并该透过该介面迅速找出错误、进行诊断；这套介面并没有测试量的极限， LogicVision也积极与各大半导体测试设备厂商合作。 LogicVision的优势所在就是专利技术，虽然有不少DFT工具厂商加入竞争，但该公司仍在BIST领域保持领先，拥有7成左右的占有率。在行销策略上，LogicVision则是与IDM厂或无晶圆IC设计业者密切联系之外，也与其他的IP供应商进行合作，以结合行销的方式企图更进一步拓展市场版图。

结语──台湾的DFT商机与挑战

以往DFT由于相关工具与技术成本较高，因此以欧、美、日本等地大厂高阶晶片为应用大宗，是台湾市场较为陌生的技术；但随着台湾的IC设计产业发展日益蓬勃，DFT也早已经不再“曲高和寡”。目前台湾市场除了有DFT工具大厂包括前面所介绍的Synopsys、Mentor Graphics与LogicVision等国外业者，透过台湾本地分公司或是代理商推广相关解决方案，本土业者蔚华科技（LogicVision、Credence之代理商）以及工研院系统晶片技术发展中心（STC），也投入自有DFT解决方案的研发。

为寻求IC产业永续成长的动力，台湾积极发展成为全球SoC设计中心，因此DFT技术是否能得到国内IC设计业界接受​​与普遍应用，也成为设计业者能否在激烈竞争的市场中抢得产品上市时程先机、获取成功的关键。根据工研院IEK所做的综合资料比较资料，如(表一)，台湾的DFT技术应用在逻辑IP核心与嵌入式记忆体方面，采用BIST的脚步已跟上国际半导体技术蓝图（ITRS）水准，但在类比BIST与的逻辑IP的内建自我修复（BISR）部分则稍嫌落后，厂商仍有很大的努力空间。

台湾IC的竞争优势在于完整的产业链，展望未来，若IC设计产业在发展SoC相关产品时，能结合DFT技术并刺激国内DFT市场的成长，再与下游测试业者有良好的搭配，三方结合的力量必定对推动台湾整体IC设计产业水准提升有很大的正面助益，值得产业各界审慎思考。

延 伸 阅 读	Mentor Graphics宣布Tata Consultancy Services决定采用Mentor Graphics的可测试设计（DFT）工具，借以支援各种复杂的制程技术和设计流程。相关介绍请见「Tata Consultancy Services选择Mentor Graphics可测试设计工具」一文。 半导体测试与封装服务供应商ST Assembly Test Services（STATS）最近扩充其具有可测试设计（DFT）性能的整合式解决方案。你可在「STATS推出DFT方案可降低测试成本并缩短研发周期」一文中得到进一步的介绍。 已有近30年市场资历的半导测试设备厂商Credence在2004年3月宣布与另一家设备业者NPTest合并，企图以「1+1＞2」的加乘效应站稳竞争优势。在「新Credence台湾团队亮相 主打IC测试设备」一文为你做了相关的评析。

相关组织网站	Synopsys新思科技 LogicVision 蔚华科技