账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
双载子积体电路的ESD保护设计
 

【作者: John Dolese】2008年07月16日 星期三

浏览人次:【4438】

积体电路产品必须能够避免受到静电放电(ElectroStatic Discharge;ESD)的破坏,部分保护功能会内建于晶片内,部分则由外部的应用电路提供,为了有效进行积体电路的保护,我们必须考虑以下的几个主题:


  • ●提供晶片所面对ESD的模型


  • ●晶片内部的ESD保护电路


  • ●应用电路与晶片内部ESD保护功能的互动


  • ●修改应用电路来改善晶片的ESD保护



晶片内部的ESD保护功能可以避免过高的能量进入较敏感的电路,内部的钳位电路可以避免晶片受到过电压破坏,外部应用电路中的去耦合电容则可以将ESD电压限制在安全的范围内,但较小的去耦合电容却可能会对晶片内部保护电路的运作造成干扰,因此在使用较小的去耦合电容时,可能需要加上外部的ESD电压钳位保护。


ESD发送模型

静电放电的大小以电压方式描述,来源则主要来自于晶片所接触电容中储存的电荷,因此不应该想做会有数千伏特的电压加到晶片上,要评估转换到晶片的能量,必须使用能够模拟放电情况的测试设备。


在进行ESD测试时通常使用的有两种带电物体模型,请参考图一,人体接触放电模型(Human Body Model;HBM)代表了储存在人体约100pF电容的电荷透过皮肤约1.5kΩ的电阻放电,机械放电模型(Machine Model;MM)则代表了金属物体上所储存的电荷,机械放电模型中的放电动作则受到互连感应的限制。


《图一 ESD测试模型。》
《图一 ESD测试模型。》

在评估传送到积体电路上的ESD时,以下的基本概念相当有用。


1.晶片阻抗在高于正常电源位准时较低。


2.机械放电模型中电流受到特性阻抗的限制,约为50Ω。


3.如果ESD电流主要流进电源去耦合电容,那么晶片两端的电压则依保存的电荷多寡而定。


4.在短时间内可能造成静电破坏的能量等级约在微焦耳(micro-Joules)的范围,在搭配有外部去耦合电容时必须加以考虑。


5.因功率消耗产生的热能,透过将能量释放拉拉到较长的时间区段可以降低发热。


传送到低阻抗的ESD能量可以视为一个电流,如以上第1与第2点,对较高阻抗的情况,通过电荷传送到去耦合电容与晶片杂散电容的能量为电压型式,请参考以上第3点,通常为微焦耳级大小的能量在短于1ms的时间内加到晶片上则可能对晶片造成破坏,为以上的第4与第5点。


晶片内部的保护电路

标准的保护机制会限制能够到达晶片核心电路的电压与电流大小,图一中所描述的保护元件包括:


  • ●ESD二极体:提供接脚到电源的低阻抗路径。


  • ●电源钳位:连接两个电源端子,在正常情况下不会流过任何电流,但会在ESD发生时形成低阻抗。



3.1 ESD二极体

连接测试接脚以及晶片电源的二极体提供ESD电流的低阻抗路径。


如果晶片即将进行人体接触放电模型测试的初始电压为2kV,那么预估ESD电流的大小约在1.33A:


《图二 ESD二极管电流与电压测得的数据。》
《图二 ESD二极管电流与电压测得的数据。》

较大的电流会在ESD二极体与连接导线上造成IxR的压降,会大于纯粹二极体本身的压降,晶片的可靠度测试报告通常提供有元件设计可承受的ESD测试电压。


电源钳位

我们必须为包括电源的所有接脚提供ESD电流的低阻抗路径,钳位电路可以在正常电路运作时维持高阻抗。


双载子晶片中的钳位运作和受保护核心电路的防崩溃情况类似,钳位电晶体上的过电压会造成集极到基级的累增崩溃电流,基射极的前向偏压更进一步加大集极电流,造成称为骤回崩溃(snap-back)的情况。


钳位电路会在晶片中其他电路受到破坏前导通,足够的钳位保护可避免ESD电流造成二次崩溃。


《图三 箝位动作运作时所测得的数据。》
《图三 箝位动作运作时所测得的数据。》

ESD保护与应用电路

电源去耦合电容会对钳位的运作造成干扰,钳位电路在正常电压下,甚至在超过元件的绝对最大规格时为高阻抗状态,传送到去耦合电容的电荷可能会产生高于晶片绝对最大容忍值的电压,但却不足以导通钳位电路,因此电容就扮演了瞬间将能量送入元件的能量来源。


对特定去耦合电容值,在ESD测试时可以由储存的电荷大小找出起始电压,在2kV的人体接触放电模型测试下,加到0.01μF去耦合电容上的电压可能达到20V。


《图四 能量与电压相对于电源去耦合电容值的曲线。》
《图四 能量与电压相对于电源去耦合电容值的曲线。》

图四显示了受保护接脚上电容储存能量大小的影响,对较小的去耦合电容,钳位电路会透过进入骤回崩溃将电压限制在V1,电容中的能量会随着电容值的提高而增加。


钳位电路两边的电压高于通常为6V的元件绝对最大值,并小于钳位约10V的骤回崩溃值,但是当去耦合电容出现时,会因储存能量的关系而造成问题,当元件以无外部电路进行测试时,由于10V对元件所提供的能量相当低,因此不会造成威胁。


如何改善ESD保护

应用电路中晶片的保护可以透过较大的去耦合电容来加以改善,只要电容大到足以让ESD电荷不会导通钳位电路,加大电容值将能够降低造成元件破坏的能量。C0,那麼:"如果C1C0,那么:


将C1倍增:


我们可以得到,将电容值加以倍增会降低能量两倍。


对高速双载子积体电路来说,人体接触放电模型放电测试中所能吸收的最大能量大约在1μJ的范围,在进行2kV人体接触放电模型测试时,钳位电路会在约低于0.02μF的较小电容时启动,参考图四。要让去耦合电容上的能量远低于1μJ有两个去耦合电容值可以选择,那就是电容必须大于0.05μF或者是小于0.005μF,当必须使用较高测试电压时,0.05μF的较大电容值则必须加以提高。


不幸的是,我们并非随时都可以使用较大的去耦合电容,冲入电流(Inrush Current)的要求会限制电容值大小的选择,如果加入电压的变化速度没有受到控制,那么冲入电流的唯一限制就是去耦合电容的大小。


去耦合电容到电源的连接永远存在有部分电感,因此通常会在这个连线上加入滤波电感,在这样的组态下,最大冲入电流会由滤波电感与去耦合电容的特性阻抗决定,和先前提到的机械放电模型测试设备中的电流限制类似。


这将会带来电源滤波搭配ESD保护考虑的更高弹性。


其他的做法还包括:


  • ●使用较大的滤波电容以便让最高ESD电压低于晶片接脚的绝对最大值。


  • ●使用较小的滤波电容使晶片钳位电路可以确保在较低能量时动作。


  • ●提高串列电感值来限制较大电容的冲入电流。


  • ●加上外部钳位电路将ESD电压维持在元件绝对最大值以下。



结论

要确保达成ESD保护可以采用以下的检查步骤:


  • ●决定应用适合的测试电压VESD,通常人体接触放电模型为2kV,机械放电模型为100V。


  • ●检阅积体电路的可靠度报告,确保晶片中的二极体、钳位电路以及传导路径是否适合测试电压。


  • ●分析当外部电容,例如电源滤波器加到晶片上时所可能产生的电压。


  • ●当去耦合电容可能会被充电到达晶片最​​大容许绝对电压以及钳位电压之间时,应该考虑加上能够允许较大电容的其他电源滤波方式。


  • ●如果小型电容无法动作而必须使用钳位电路时,那么应该选用如齐那(Zener)二极体等外部ESD保护元件。



--作者为美商美信(Maxim)公司资深专业技术人员


相关文章
提升汽车安全功能 掌握ESD实现无干扰的资料传输
医疗设备高效电源管理之高性能设计
聚焦工业与网通 以生态系统观点布局市场
选择不同心跳率侦测技术的工程师指南
实现真正的数位I╱O
comments powered by Disqus
相关讨论
  相关新闻
» TI创新车用解决方案 加速实现智慧行车的安全未来
» AMD扩展商用AI PC产品阵容 为专业行动与桌上型系统??注效能
» 豪威集团汽车影像感测器相容於高通Snapdragon Digital Chassis
» 意法半导体扩大3D深度感测布局 打造新一代时间飞行感测器
» AMD第2代Versal系列扩展自调适SoC组合 为AI驱动型系统提供端对端加速


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84L00ZH6MSTACUK3
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw