大部份电子产品的内部，都是由数字和模拟的线路所组成。数字处理器提供设计者不同产品的想象空间，经由复杂软件的精密算法则，即使最低微的电子装置其效能表现也能让人非常赞赏；另一方面，这是一个模拟的世界，我们透过模拟的声音、光线和电子设备的互动，更能刺激消费者的感官。
微控制器产品需求
正因为消费者对电子产品的功能需求愈来愈高，厂商必须在微控制器(Micro Controller Unit)上建置入更多功能。然而，不同领域供应厂商所提供的多种不同功能的芯片(Chip)，极有可能发生无法正常展现各种功能，或是彼此之间运作错误(bug)的情形。
半导体设计厂商此时便面临一项挑战－必须提供研发人员更聪明且更具弹性的解决方案，如聪明到使用更小的芯片来提供各种模拟和数字功能的应用，以及有弹性到可让单一设计适用于不同的应用装置上。
所以焦点放在数字和逻辑的整合上的单芯片系统(System-On-a-Chip，SoC)，便解决了厂商必须购买多颗芯片与效能展现等问题，如：异步传输(UART)、脉波宽度调变(PWM)与计数器／定时器(Counter／Timer)等，但是这只能解决一半的问题。
PSoC产生
若是芯片在研发过程中需要对功能或是应用程序重新设计或进行修正，系统研发人员还是必须从头重新进行研发动作，不但会对成本与时程上形成很大的负担，更显示在设计弹性上的不足。
在这一方面，芯片若能提供数字和模拟的接口都可被程序化的功能，研发人员将可以轻松修改芯片的功能，即使需要重新定义或是修正设计方向，都不会形成研发人员的负担，且在开发弹性上有更加充裕的空间，微控制器的应用领域方向便更加宽广。即能为研发人员解决在弹性上的问题，而这个新的结构便被称为可程序化的系统整合(Programmable System On a Chip , PSoC)。
典型方案
(图一)显示系统包含数字和模拟两个主要功能应用于一般的微处理器上的状况。模拟的讯号需要事先被放大和滤波后，微处理器才能经由模拟转换数字IC作取样。转换可处理的讯号时，在模拟输出方面，CPU透过DAC把数字讯号转成模拟讯号输出至滤波器，之后可能驱动一个低阻抗的喇叭或是别的装置。
在数字方面，典型的CPU有固定的标准、固定的功能和接口，可能有一个或多个UART、SPI接口、PWM、Counter／Timer等，典型的微处理器提供一般的I／O接脚，可以允许直接链接至数字信号，例如：LED、按钮等。
不过这里有几个限制，第一、微处理器功能是固定的，如果想要加入新的功能，可能需要寻找其他合适的微处理器。第二、一般的微处理器没有内建模拟的组件，需要由外面的组件支持，例如：放大器、电阻、电容、ADC或DAC等，都需要放入PCB里，任何一个改变都可能要重新Layout新的PCB，但这种缺乏弹性的设计会增加设计人员的风险。
PSoC的解决方案
您能想象当一个装置没有固定和限制的外围接口，替代的是数字和模拟的组件数组，一但设计者想要链接这些组件数组，创造出数字和模拟的外围时，其结果是如何吗？结果是装置能够提供更具弹性的功能建置，提供如FPGA(Field Program gate Array)的高度弹性整合功能，但在结构上更接近微处理器，且更适用于多种不同的应用领域，当系统在执行时，可动态改变系统的功能。
(图二)简单的方块图为PSoC的结构，显示PSoC被分为两个区块。左边是在一般的微处理器上的典型组件，主要PSoC的核心是8位的哈佛架构的CPU，程序储存在内部的闪存，而变量常驻在内部的静态内存。值得注意的是，内部有一个振荡器提供频率信号给所有装置，故不需要外部的振荡器，可提供内建的温度传感器一个精准的参考电压，并透过单颗芯片进行处理。
运用用户模块
右边的虚线里面是PSoC结构的组件，能够使它变成独一无二的装置，由多个数字和模拟PSoC 区块和可程序内部连接数组(Programmable Interconnect Array，PIA)组成，经由PIA数字和模拟区块能够创造出模块(Module)，称为用户模块(User Module)。
模拟模块有模拟转数字转换器(ADC)、数字转模拟转换器(DAC)、滤波器(Filters)、放大器(Amplifiers)等，数字模块则有异步传输(UART)、脉波宽度调变(PWM)和串行接口(SPI)，以上模块均可单独或合并使用User Modules，PIA也能链接User Modules、输出到接脚，经由通用输入／输出接脚(GPIO)。
PSoC 数字区块
每个PSoC里面都有8个可规划的数字区块，每个数字区块都由3个可规划的缓存器所组成，全部资源都可以透过微处理器的内部总线存取所控制。(图三)是一个数字区块被规划成一个事件计数器(Event Counter)，标示DR0是被规划成下数计数器，它可能预先被设定初始值，由标示DR1的缓存器，PSoC区块能够被规划产生一个中断给CPU，当定时器DR0达到计数值(0)或是等于DR2抓取值，定时器频率可以连接到装置里许多不同的可程序化全局频率来源。
PSoC的区块可以并排链接，增加计数器的解析，可以计数至16、24、32位。为了能更理解PSoC的弹性，(图四)显示另一个例子，但这次计数器被规划成UART传输器的一部份，DR2没被使用，DR1被当作传输的缓冲器，而DR0被当作移位寄存器使用，装置里的频率来源可以被程序化成为传输器的鲍率。
多功UART设计
如果要设计一个全多功的UART，只需要2个数字区块，一个做为传输器，另一个做为接收器；其中可以发现一个特性，如前面所提过的动态规划PSoC的结构，当CPU在执行时，半双功的UART是一个好例子。
传输和接收不会在同一时间发生，因此，韧体可以规划PSoC的区块成为传输器，当要传送数据时，也可以规划成接收器，当它要等待回复时，可以从中知道，仅要一个PSoC数字区块就能做出半双功的UART，这种弹性可以让设计将更多的外围接口建置在单一芯片里。由于具有类似的特色，PSoC数字区块更可以被规划成PWM、SPI、CRC产生器／检测器，或是随机乱码产生器。
PSoC模拟区块
每一个PSoC装置都有12个可规划的模拟区块，可以分为两个群组、4个连续性时间(Continuous time，CT)和８个可切换电容(Switched Capacitor，SC)区块。(图五)显示基本的CT区块结构，这区块的核心是一个放大器(OP-Amp)，它可选择性被规划成为比较器。
OP的输入可以连接到数个来源，包括GPIO 输入接脚，或来自装置里其他的模拟区块，也可以当作Vref + 和Vref -的输入连接，也有两个串行的可程序化电阻矩阵，每一个都可以被程序化、选择16种电阻值，并可应用在反相放大器和正相放大器，当电阻与OP放大器进行适当的输入连接时，更可以用程序设定它们的放大倍率或衰减值。
| 《图六 PSoC区块被规划成1/16~15倍反相放大器》 |
|
CT规划
(图六)显示，一个CT的PSoC区块被规划成一个反相放大器，输入可能来自另一个区块，放大器的放大倍率可以被程序设定为1/16到15倍。(图七)是另一个例子，由二个区块串连，输入来自接脚，放大的倍率范围为1~16。
为了具备更复杂的模拟功能，如滤波器或者是模拟数字转换器，PSoC装置提供SC区块。(图八)为简化的SC结构方块示意图，OP-Amp仍是SC区块的核心， 4个电容值可以透过程序进行更改，椭圆形表示一个可被控制的选择开关，每一个开关都有两个输入和一个输出，并可由程控；当开关在第一个输入位置时(称为第一个相位输入)，数据会透过这个相位输入将数据传输到O/P Bus；若是开关位置在第二个开关位置(第二个相位输入)时，数据便会透过第二相位输入传输到O/P Bus。有三种输入路径的可能，视程序规划而定，大部份来自别的 PSoC区块，也可从装置的接脚直接输入，最后O/P Bus 输出也可由PIA 分散出去给别的区块使用。
SC设计
(图九)显示，一个SC区块被规划成正相放大器，其放大倍率范围可以从1／31到32，使用SC比CT区块在设计放大器时有几个好处：第一、SC的误差值为0.5%，比CT的电阻误差值2%精确许多，第二、更精确的放大倍数，因为SC可以选择更多的Cf和Ci值，比CT的Rf和Ri，SC可大幅减少输入的偏移电压。
图九可以看到透过一些简易的改变就可以规划成为DAC，如(图十)可以规划输入开关链接到内部精准的参考电压，在微处理器的韧体控制下，就可以作出5位的DAC，因为Vout=Vref *(Cf／Ci)，Ci具有32种可能电容值。
PSoC混合模式
在前面我们可以清楚看到数字和模拟模块的例子，PSoC最让人惊叹的特性是在PSoC可以轻易链接数字和模拟的User Modules，并经由PIA展现结构上的高度链接功能。(图十一)显示的是一个由一个SC，2个数字区块结合而成的12 Bit ADC User Modules。
结论
PSoC结构为研发人员带来前所未有的设计层次。数字和模拟的整合，提供业界最具有高度弹性微处理的系统整体解决方案。系统设计厂商可以安心的建置出符合需求的产品规格组件，就算变更设计规格，PSoC也能够快速提供系统研发所需功能与空间，大幅降低研发风险与成本，缩短上市时程与提升产品竞争力。(本文作者为Cypress应用工程师)
相關时事单元
相關作者
相關产业类别
相關关键字
相關产品类别
相關网站单元