账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
检视STT-RAM记忆体应用优势
电子旋转新世纪

【作者: 吳建浩】2007年10月19日 星期五

浏览人次:【13971】

从古典磁性理论中,一般人都知道行进中的电荷会产生磁场,这意味着电流会在空间中产生磁场的分布,但却无法得知电子自旋的原理,直到量子力学清楚解释了原子尺寸下的电子行为时,世人才得以一窥磁性世界的全貌,以及电子自旋的奥妙。


一般而言,自旋电子在磁场下,电子会绕着磁场方向做饱和角运动,另外,由于有摩擦力的作用,电子的磁化方向会渐渐和磁场方向平行。


旋转力矩转移随机存取记忆体(Spin-Torque Transfer RAM;STT-RAM)是一种透过自旋电流(Spin-Polarized)移转效应所开发而出的新记忆体技术,属于非挥发性(Non- Volatile)记忆体的一种,其应用优势包括无限次数的读写周期、低耗电,以及运算速度更快等,更适合嵌入式设计应用。


现有的磁阻式随机存取记忆体(Magnetic Random Access Memory;MRAM)由于受限于技术,使得晶片上的电晶体尺寸无法有效缩小,因此MRAM记忆体技术一直无法以更具有成本效益的方式来增加储存密度,也因为容量的限制导致进入商用市场的进度迟迟无法推前一步。


然而自旋电流移转技术的出现,却大大改变了MRAM储存密度没有突破性进展的僵局。自旋电流移转技术可使MRAM大幅缩小记忆体细胞(Memory Cell)的体积,并以此增加储存密度。在提高容量的同时又能兼顾低耗电、生命周期和非挥发性等优势,并发挥无限次数读写周期与更快的运算速度,因此STT-RAM的出现可望在未来成为行动装置、手机、车用电子以及工业控制等记忆体应用更合适的储存技术。


极化自旋电流引致磁性层磁化向量翻转现象已被广泛应用,在记忆体上早已常见。只是目前最广为使用的MRAM架构中,在写入方式上会遭遇两个主要技术瓶颈:一是未被选择之写入单元因导线磁场干扰而造成写入错误,二是随着磁性穿隧元件(MTJ)单元持续微缩,磁性自由层磁化向量翻转所需之电流会急速升高,不仅耗电,而且会使得写入电流远超过导线可容忍之电流而产生失效。


近年来随着自旋传输引致磁性自由层磁化向量翻转相关研发之突破,以自旋电流移转为写入方式之MRAM逐渐引起大家的注目,此一写入方式电流仅通过被选择之记忆单元,所以不会有未被选择写入单元因为导线磁场的干扰而造成错误写入之情况,而且随着记忆单元的微缩,为使磁性自由层翻转所需之电流密度维持不变,因此翻转所需之电流不仅不会升高,反而会下降,此一特点使得利用自旋电流传输翻转写入方式之MRAM可以往后发展更多世代,这正是STT-RAM改善了MRAM瓶颈的优势所在。


STT-RAM的出现是为了解决MRAM过去在架构设计上所存在的一些问题,例如无法有效提升单位面积的电晶体密度与储存容量,因而STT-RAM可说是第二代的MRAM技术,用于解决MRAM在架构设计中所存在的问题。既然如此,本文将先行简单介绍MRAM的原理与架构。


DRAM架构

MRAM是以磁电阻特性来储存并记录资讯的非挥发性随机存取记忆体,是以磁电阻特性储存记录资讯,具有低耗能、非挥发、与半永久等特性。最大优点在于写入与读取速度快,效能可媲美能高速读取数据资料的静态随机存取记忆体(Static Random Access Memory;SRAM),同时在记忆容量上又可与动态随机存取记忆体(Dynamic Random Access Memory;DRAM)相抗衡。由于MRAM近乎无限次数的读写特性,故被认为是极具发展潜力的记忆元件,因此也广受各大电子厂商的重视,曾经投入研发的大厂诸如IBM、Motorola、HP、Infineon、三星与Honeywell等。 MRAM发展的最终主要目标是整合PC内部所有记忆体,并使未来SoC架构中只剩下CPU与MRAM两种主要元件。


MRAM的基本运作原理与硬碟储存数据资料的动作雷同,数据以磁性方向为依据,储存为0或1,所储存的资料具有永久保存性,需要透过外界磁场的影响之后,才能改变这个磁性数据。 MRAM的读取速度约为25~100ns,接近SRAM;而在写入的次数上,MRAM则与DRAM及SRAM一样,都具有接近无限次的写入数据次数;就耗电量来看,MRAM比SRAM具有更较低耗电量的优点;在制程上,MRAM的金属底层是以CMOS Logic的制程完成,比起DRAM的制程技术更为简单。


MRAM的核心制程技术在于可将电晶体往更高层堆叠,且单一电晶体可以控制32bits数据,相较于DRAM单一个电晶体只能控制1bit数据,因此在不需要持续性缩小体积的状况下,就可做出高记忆容量的产品。


应用于MRAM的记忆单元(memory cell)包括巨磁电阻(GMR)、超巨磁电阻(Colossal Magneto-resistance;CMR)与穿隧式磁电阻(Tunneling Magneto-resistance;TMR)等。目前MRAM在设计上为人所诟病的地方,在于大多数的MRAM都是利用磁场来改变磁性方向,并借此来写入数据资料,而这样的外加磁场多半是透过流经穿隧式磁电阻(TMR)单元附近导线的电流所产生的。 TMR的工作原理主要是透过电子穿隧效应的发生与否,进而达成所需的高低电阻变化。TMR需经多道黄光微影制程,且在TMR的膜层结构中必须有一层薄且紧密的绝缘层,通常是Al2O3或AlN。尽管透过TMR的方式可以达到数据的快速读取与写入,但所需功耗却太大,无法透过这样的方式大幅提高储存数据的密度。


《图一 传统MRAM结构图,主要透过位线(Bit line;BL)、写入字符线(Write Word line;WWL)及披覆层(cladding layer)在MRAM中形成一个扇区以变换0与1的状态。(图片来源:Grandis)》
《图一 传统MRAM结构图,主要透过位线(Bit line;BL)、写入字符线(Write Word line;WWL)及披覆层(cladding layer)在MRAM中形成一个扇区以变换0与1的状态。(图片来源:Grandis)》

STT-RAM架构

MRAM使用磁性物质作为记忆单元,可依据磁性方向来储存数据资料,当电源被切断时依然可保存数据资料,并提供高速作业和无限次数的覆写能力。目前多数MRAM都是依赖传统支援高速运作的磁电阻数据写入技术,未来随着制程方面的演进,MRAM将会需要更强大的写入电流,这时就必须借助65nm甚至更细微制程的MRAM自旋电流转移写入技术。


而新的制程对于线路的设计也造成新的挑战,特别是当半导体制程技术来到45奈米(nm)时,对于嵌入式设计将产生非常不利的影响,传统的记忆体诸如SRAM、Flash或DRAM等都会在45奈米制程上遇到扩充性与寿命的设计瓶颈。设计工程师为了满足记忆体对于扩充性与长寿命的应用需求,正朝向两种方向努力以改变现状,一是试图改变传统的线路架构,并在单位面积中放入更多的线路,二是针对全新的技术架构进行研发。


为了改善MRAM目前所存在的缺陷,一种透过自旋电流(Spin-Polarized)移转效应所开发而出的新记忆体技术已被提出。目前许多厂商已经投入此领域并极力发展这样的技术,知名者例如美国的Grandis、IBM及日本TDK、Renesas等。


这种称为旋转力矩转移STT-RAM的记忆体技术是多种试图在新兴通用记忆体市场取得主导地位的技术之一。 STT-RAM技术以自旋极化电流改变磁性位元的方式,透过校准流经TMR元件的电子旋转方向来写入数据,除了可降低功耗之外,还能有效增加记忆容量。


传统磁电阻数据写入技术是当电流通过靠近TMR元件线路时,藉由电线上电流所产生的磁场来改变磁性方向,并达到数据资料写入的目的。自旋转移写入技术则是排列通过TMR元件电子的旋转方向,藉由使用具有相同旋转方向电子的旋极电流来执行数据资料的写入,至于基本原理一样是透过外加电流来改变磁场,一但磁场改变,电阻就会随之变化,而透过电阻变化的程度,来决定所写入的数据是1或是0的逻辑运算。


此外,当记忆体架构的设计研发持续进行当中,记忆体之外的世界也出现了新的改变,那就是处理器性能的不断提升。这对记忆体来说将产生新的问题,通常为了制作虚拟记忆体,电脑系统都配备特别的记忆体管理硬体,这些硬体通常被称为记忆体管理单元(Memory Management Unit;MMU)。 MMU会在记忆体位址每次存取前,都先经过转译,并将记忆体切割成许多分页(pages),亦即连续的记忆体区段,每个区段大小相同,并由MMU视为一个独立个体。而当制程进入到了45奈米,具备嵌入式记忆体管理单元(MMU)的处理器除了原有的记忆体问题之外,特有的设计难题也将一并产生。而MRAM和PRAM(Phase Change RAM;相变化随机存取记忆体)等先进记忆体技术都会使这些问题更加恶化。


MMU需要被整合于复杂的SoC架构中,才能满足现在甚至未来多处理器的先进SoC设计需求。而针对嵌入式设计,简洁的记忆体设计架构是提供MMU高效能运作的最简单途径。理想的设计架构必须能提供经过验证的功能扩充性和接近无限长的使用寿命,至于快速开关、低功耗与高速运算等更是基本需求。


《图二 从MRAM到STT-RAM架构演变图,图中可比较STT-RAM架构明显精简许多。(图片来源:Grandis)》
《图二 从MRAM到STT-RAM架构演变图,图中可比较STT-RAM架构明显精简许多。(图片来源:Grandis)》

透过自旋电子或旋转电子的方式,就是一种以电子自旋来达到上述性能需求的设计关键。这种与磁性相关的电子量子特性,在传统记忆体元件中尚未被普遍应用,过去记忆体设计工程师多半应用电荷的移动,而非这种电子自旋的特性。前文所提到的美国Grandis公司,就掌握了控制电子自旋的新技术,并开发出STT-RAM非挥发记忆体。


在STT-RAM记忆体架构中,用于控制自旋的磁体,当电子通过磁体时,电子自旋方向将与磁体的磁化方向相同。磁性穿隧元件(Magnetic Tunneling Junction;MTJ)则位于STT-RAM每个储存单元的中心位置,其构造是由两个铁磁电极所组成,中间隔有一层很薄的绝缘层。储存层(Storage Layer;或称自由层)是顶层的磁体结构,中间是相隔用的绝缘层(Barrier),底层(Reference Layer)则是用于钉扎(Pinned)之自旋电子过滤层(Spin Filter)。从(图三)可见STT-RAM架构比起MRAM之架构精简许多,几乎完全省去了写入字元线构造,这对于元件体积与制程手续的减少是非常重要的。


MTJ是一种磁性金属/非磁绝缘体/磁性金属(FM/I/FM)结构,其TMR效应是一种与自旋极化移转过程相关的现象,由于磁性金属的3d以至4s电子能带会发生依自旋方向的交换分裂,使正自旋子带和负自旋子带中的电子数量不等,而正负自旋电子数量的不等将导致铁磁金属中的传导电子产生自旋极化现象。在MTJ中,中间绝缘层的作用是提供绝缘并隔开铁磁层,这样铁磁电极之间的导电就是一种穿隧效应。隧穿电流由两种自旋电子流组成,对于MTJ中的上下两层铁磁电极,当它们的作用力不同,或一铁磁层被钉扎时,它们的磁化方向随着外界磁场的改变可呈现出并列或非并列两种状态。由于多数自旋电子带与少数自旋电子带之密度不同,故在上述两种情况下穿隧机率不同,在磁场作用下就会产生电阻变化,这就是TMR效应。


自旋转移开关可将MTJ的状态从非并列(1)转变到并列(0),反之亦可。这是透过从MTJ顶层垂直流向底层(或从底层垂直流向顶层)的电流来达成的。 STT-RAM可透过这种让电流直接流过的方式,为每一个记忆单元单独定位,以避免写入错误的情况发生。


至于自旋转移开关则可透过自旋极化电流来操作。利用旋转力矩转移的方式使电流产生极化之后,数据资料就可以从固定的MTJ层或极化器传送到自由的MTJ层。流经固定层的电流会对电子进行极化动作,而极化后的电子将会影响自由层的开关,并达成并列与非并列的结构配置。


SST-RAM非常适合用于先进制程的制造,不仅能有效降低MMU之设计问题,并且非常适合新一代嵌入式FPGA、MCU、CPU与SoC元件的整合。 STT-RAM仅需1.2伏特的内部电压,因此适用于以1.5伏特电池供电的行动产品。 STT-RAM的另一优点是写入电流非常低,若以90奈米制程设计时,所需电流约为100~200微安(μA),若以45奈米制程设计时,写入电流甚至可低至100微安以下。如此低的写入电流也使得STT-RAM能成为更高储存密度、以及更低单位成本的记忆元件。


市场发展现况

目前在STT-RAM的发展方面,IBM跟日本的TDK正合作发展这种STT-RAM。 IBM过去便已经致力于发展MRAM记忆体技术,然而在缩小电晶体以及数据资料写入方面却遭遇到了瓶颈难以突破,而由于看上了STT-RAM能有效解决MRAM问题的优点,因此IBM与TDK合作研发,并计画几年内就要推出65nm制程的STT-RAM原型产品。 IBM认为,与PRAM相比,PRAM优点在于可以高密度写入资料,而STT-RAM则具备较高写入速度。因此IBM非常看好这种记忆体。另外,Grandis也早已投入研究STT-RAM技术,并预计在2008年之前上市相关记忆体产品。而与Grandis技术合作的日本瑞萨科技(Renesas Technology)也预计在不久的将来,上市采用65nm制程生产的STT-RAM微控制器和SoC产品。


Grandis

2002年成立的矽谷新创公司Grandis在STT-RAM领域相当活跃,一直致力于STT-RAM技术的研发与商用化,并以技术授权模式和日本半导体大厂瑞萨科技合作,共同开发65奈米制程的STT-RAM。


Grandis为STT-RAM的商用进程规划了完整发展蓝图,其中包括采用STT-RAM写入数据资料的旋转力矩转移(STT)方法,用于开发嵌入式元件和独立元件。 Grandis并认为该技术可以在32奈米制程节点时取代快闪记忆体。尽管要成就这项远大的目标将会面临重大挑战,但Semico Research的分析师Bob Merritt则表示,STT-RAM的确是一种「具有前景」且「拥有吸引力」的新技术。 Grandis于2005年与瑞萨科技共同合作开发STT写入技术,瑞萨也规划使用此种技术开发微控制器和SoC晶片。未来Grandis也会将该技术授权给更多厂商。


目前Grandis已开发出1Mb测试晶片,未来Grandis则是希望以65nm制程技术STT-RAM直接进军嵌入式市场,并2007~2008年在嵌入式市场上取代SRAM与NOR Flash。下一步则是在2008~2009年开发独立的STT-RAM记忆体元件。



《图三 在STT-RAM架构的0与1数据写入方式,透过垂直电流可避免数据写入的错误。(图片来源:Grandis)》
《图三 在STT-RAM架构的0与1数据写入方式,透过垂直电流可避免数据写入的错误。(图片来源:Grandis)》

IBM

IBM也宣布和TDK合力研发STT-RAM的计画,希望能以更先进的磁性材料,让记忆体晶片设计跨入新纪元。根据计画内容,IBM和TDK将在未来几年内开发出采用65奈米制程的STT-RAM原型产品。


过去IBM一直致力于MRAM记忆体的发展,但是在缩小MRAM晶片尺寸的电晶体设计上遭遇了瓶颈。 IBM表示,欲缩小MRAM晶片尺寸时,需要提高磁场强度,这几乎是矛盾的,因此若要采用比65奈米制程更先进的技术,就必须找到一种数据写入的新记忆体架构。


IBM在推出MRAM原型产品时,市场许多厂商质疑这种记忆体的寿命问题,有厂商直接指明MRAM不适用于65奈米甚至更新先进的制程技术。 IBM则认为STT-RAM和PRAM两种记忆体是未来非挥发性记忆体的可能技术。两者各有优点,STT-RAM的写入速度较快,而PRAM的储存密度则较高,但IBM看好STT-RAM较长的使用寿命。


结语

将自旋电流移转效应应用在STT-RAM记忆体的设计上,不管是密度、容量、耗能、写入速度、尺寸微缩化与制程成本上都拥有很大优势,因此许多厂商均已相继投入研究。尽管目前还有降低电流密度与提升读取讯号等许多课题尚待解决,然而在厂商的致力研究之下,相信很快就会有了解决之道。也期待在不久的将来,便可看到STT-RAM记忆体实际的商品化应用。


相关文章
以协助因应AI永无止尽的能源需求为使命
低 IQ技术无需牺牲系统性能即可延长电池续航力
P通道功率MOSFET及其应用
运用能量产率模型 突破太阳能预测极限
新一代4D成像雷达实现高性能
comments powered by Disqus
相关讨论
  相关新闻
» TI创新车用解决方案 加速实现智慧行车的安全未来
» AMD扩展商用AI PC产品阵容 为专业行动与桌上型系统??注效能
» 豪威集团汽车影像感测器相容於高通Snapdragon Digital Chassis
» 意法半导体扩大3D深度感测布局 打造新一代时间飞行感测器
» AMD第2代Versal系列扩展自调适SoC组合 为AI驱动型系统提供端对端加速


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84K67UXVSSTACUKR
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw