账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
接枝技术助益3D TSV制程
 

【作者: aveni公司提供】2016年07月28日 星期四

浏览人次:【11637】


3D制程正持续发展,作为堆叠晶片之间的一种电子互连技术,矽通孔(TSV)能为讯号提供比传统焊线更短的传输路径。此外,TSV还能实现更多的输入/输出(I/O)。 TSV的直径和纵横比可以实现更高的密度,因此这项技术能用比打线接合更低的功耗来实现性能提升。


对3D矽通孔来说,金属沉积制程有什么作用和重要性? aveni执行长Bruno Morel表示,金属沉积是成功的TSV性能的关键制程之一。如同平面元件,金属沉积是晶片层内部的「接线」。在晶片堆叠中,金属沉积对形成晶片之间的互连来说非常关键。元件速度和讯号完整性与金属沉积的品质直接相关。



图1 : (Source:cdn.electronics-eetimes.com)
图1 : (Source:cdn.electronics-eetimes.com)

在TSV的常规金属沉积制程中,阻障和晶种步骤使用的是传统的自上而下的沉积制程,如化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD ),这些都仰赖于工具在TSV侧壁和底面上共形地分配化学成分的能力。用来实现高深宽比TSV的金属化时,可能会给传统制程带来一些挑战。例如,由于反应物到狭窄电路细微结构的输送有限,以及反应物和抑制种类之间的平衡,都可因而造成夹止(pinch-off)。如果反应物在更容易进入的电路细微结构顶部能够更快速地累积,那么沉积的薄膜会让宽度变窄,并最终封闭电路细微结构,从而导致空隙。


接枝技术

Morel表示,aveni获得专利的电接枝(Electrografting;eG)技术使用的是超共形薄膜生长,它能产生高品质的薄膜,并让通孔顶两个顶端的夹止以及由夹止造成的空隙最小化。 eG能够在TSV通常有的狭窄、高深宽比的电路细微结构中实现沉积。我们已经在40:1的超窄电路细微结构中沉积出了共形阻障,并且在多个客户现场的制程记录(POR)也是如此。


此外,与传统技术相比,eG技术只需更少的超覆层(overburden)来用于金属填充。超覆层是为了补充狭窄功能区和宽阔电路细微结构之间的填充率差异而沉积额外的薄膜,它还被称为是负载效应。


超覆层能在平坦的区域产生更厚的薄膜,并且需要更多化学机械研磨(CMP)。由于aveni的eG技术能够由下而上沉积薄膜,并且同时抑制平坦区域的薄膜生长,因此它只需更少的超覆层就能转化为更短的CMP时间以及节省相关成本。


Morel表示,「在aveni,我们有一个完整的特征描述和分析实验室,能使用各种不同的分析技术来描述薄膜的特性。我们用电阻率、附着性、应力、光电子能谱(XPS)、次级离子质谱分析法(SIMS )和扫描式电子显微镜(SEM)/透射电子显微镜(TEM)来描述薄膜的特征。我们还与客户和研究机构合作,对制程进行量化,并与其他方法进行比较,并且已经收集了大量能展示eG制程稳定性和可靠性的特征资料。」



图2 : (Source:img15.hostingpics.net)
图2 : (Source:img15.hostingpics.net)

法国原子能委员会电子与资讯技术实验室(CEA-Leti)最近就在新加坡的2015电子封装技术大会上发表一篇论文,该论文比较了用于10:1深宽比TSV的阻障和晶种层的替代制程。解决方案包括分别用两种不同的共形沉积技术来沉积一个扩散阻障层和一个晶种层。第一种技术是基于金属有机化学气相沉积(MOCVD )TiN 制程,第二种使用的是aveni的铜eG3D晶种层。进行了完整的整合和完全的电学测试,其中eG展现了在300毫米时获得的出色电气结果。


非酸性制程

aveni的非酸性制程仍会使用添加剂,但需要的添加剂要少于传统酸性化学制程。至于跟ALD相比的速度,ALD的本质是重复采用能够自我限制的前驱物,并用一种​​缓慢可控的速度来产生高品质的薄膜。


Morel表示,考虑到aveni的技术的优雅性和简易性,除了能生产出高品质的薄膜外,aveni认为它的速度要远快于ALD。 Morel表示,「我们认为与传统的气相制程相比,eG能实现相当大的成本节约。虽然个体情况可能会不同,但我们的技术不像基于电浆或蒸汽的制程那样需要真空设备。它是基于湿化学的一种制程,并且能够与符合产业标准的电化学沉积工具相容。」


aveni有CEA-Leti(在其3D IRT Nanoelec专案中)和Teledyne DALSA公司的TSV制程记录(POR)。此外,aveni为元件制造和代工客户提供先进互连技术,aveni的技术让未来设备成为可能。 aveni能够成功地涂布和填充传统方法无法做到的先进电路细微结构。


融入MEMS与感测器设计

aveni主要聚焦于半导体市场以及微电子机械系统(MEMS)和感测器市场的金属化应用,而3D TSV就是其中的一个部分。 MEMS/感测器还不是一个主流市场,因此,现有技术的局限在历史中体现,深宽比超过10:1的TSV无法成功进行金属化。


Morel表示,「在现实中,aveni的eG技术能为TSV提供突破性的能力,从而使更大的深宽比(最高40:1)能够融入到MEMS和感测器设计中。这对许多产业会有帮助,比如汽车业。因为汽车从设计到设备能够在消费产品中使用之间有一个相对较长的时间线(以年为单位)。连同我们的3D TSV,我们有能力实现记忆体和逻辑元件的单镶嵌和双镶嵌高级互连的金属化。」


相关文章
产学研齐攻航太3D列印
从3D IC/TSV的不同名词看3D IC技术(上)
合纵连横的3D IC国际研究趋势(上)
3D IC应用市场核心技术TSV的概况与未来
comments powered by Disqus
相关讨论
  相关新闻
» 工研院主办VLSI TSA研讨会登场 聚焦异质整合与小晶片、高速运算、AI算力
» 国科会扩大国际半导体人才交流 首座晶创海外基地拍板布拉格
» SEMI:2023年全球半导体设备市况 出货微降至1,063亿美元
» 经济部估受惠HPC与AI需求 今年台湾积体电路业产值可??转正
» TrendForce:台湾强震过後 半导体、面板业尚未见重大灾损


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84RBIBQL8STACUKA
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw