随着半导体制程技术的进步，及计算机/电子产品对高速与高整合度芯片的殷切需求，越来越多的系统与周边功能经由更细微的制程及封装技术，结合而成为一颗拥有完整架构的单芯片成品。举例而言，个人计算机的系统芯片厂商非但已成功地运用0.25微米制程，将图形显示、影像次系统与核心逻辑主系统整合为一，更尝试进一步加入微处理器方块，以提供「信息家电」产品快速轻巧而又低价的强力引擎。

相对于芯片密度的日益提高，制程精密度势必要不断地压低，以取得合理的芯片面积和可接受的市场价格。然而，当制程技术达到0.35微米或更小的尺寸时，便会引发一些颠覆传统设计观念的议题。其中最重要一项变化为电路闸级间的接线延迟时间将会大过电路闸本身的延迟时间，导致旧有的时序仿真程序会造成极大的误差，无法准确地显示电路设计上实际的运作速度及时序，进而影响芯片实际生产时的产出量率及功能指针。

时序驱动设计流程

有鉴于此，一些知名的EDA厂商(图一)即开始研发新一代的「时序驱动设计(Timing Driven Design)流程」，以帮助系统设计公司能走过一次仿真，布局绕线与验证程序即达成深次微米设计的时序收敛性，避免不断重复来回调整时序的过程。在各种时序驱动设计流程中，有一种公认较为稳定的概念，就是以连贯的建模(Modeling)、建库(Libraing)、分析及设限数据库，跨越至芯片实作的领域，以确保时序能快速地收敛。而根据已采用这类流程的公司所提的数据显示，大约可缩短2倍至10倍的设计时程，并可提升10﹪至25﹪的时钟速率(Clock Cycle)及缩小1﹪至5﹪的芯片面积。

《图一 典型的深次微米TDD流体》

今天的超高复杂度深次微米芯片设计所要求的设计流程，其复杂度比过去高了数十倍，甚或数百倍。一个可行的设计流程方可确保准时上市，符合性能要求以取得最大的利润。由一些大型EDA公司所开发的时序驱动设计(TDD)流程正是利用进步的技术及数据连贯性，在芯片实作上获得快速时序收敛，准时完成及缩小晶元面积等优异的成果。

软件多不一定能做好设计流程

然而，有许多电路设计工程师往往会误以为只要买齐了各种软件设计工具，就一定能建构成功的设计流程，这其实是不正确的观念。不同的设计流程通常会适用于不同的设计领域，举例来说，高阶图形运算引擎(Graphic Engine)的设计程序，与无线或有线通讯产品的设计程序便截然不同。一个成功的工作流程必须具有一套持续开发、整合、验证及提升功能的严谨法则，并非只是把所有的设计工具拼凑起来即可。

以EDA业界知名的Cadence(益华计算机)所提出的时序驱动设计(TDD)流程为例，它的第一阶段开发目标，就是定义出完整设计流程的基本要求。这些要求包括设计流程的目标、使用模式、晶圆制程技术、核心设计工具种类、自动化程度及使用接口等项目，所有这些要求将会促成整体流程的整合与发展。Cadence所建议的一个基本的TDD流程，其核心工具包括Ambit或Synopsis Design Compiler电路合成器，及Cilicon Ensemble布局及绕线工具，再依据用户各自的需求，增加不同的辅助项目。例如前端的逻辑设计工程师可能会需要一套Design Planning工具，以准确地预测接线的延迟时序。理想的工具采购程序应是先定义工作流程后，再购入适当的工具，若非如此，则往往需耗费极大的人力与物力，才能完成整合的工作。

确定所有的核心工具后，下一步是准备Library及Design数据档，Library数据须以设计流程中的各个工具，所要求的来源加以计算并调校后才能使用。而Design数据则须能适应于整个设计流程中、不停地搬动及修改的需求。除此之外，使用模式及设计者的需求也是重点，这部份的工作是为核心工具无法链接的路径提供一套用具(Utility)，以打通特定的设计需求所做的额外整合。

使用接口与自动化执行机制

还有一种常见的情况就是基本的TDD流程，往往是由不同厂商所供应的工具组合而成，因此若能开发一套好的使用接口及重复动作的自动化执行机制，更可大幅提升生产力。使用接口的例子：如重行整理某一类分析工具的输出格式，以做为设计工程师的调试程序。而建立自动化流程，则是类似编写批处理文件(Batch File)，以重复执行布局与绕线等工作为最佳例子。

架构好完整的TDD流程后，接下来要做的工作是认证该流程是否可行。在这当中须要确认几件事情：

唯有确实执行前述要项，才能确保设计流程的生产力，并且持续地提升其功能。

如同前所叙述的观点，一套基本的TDD设计流程只是最低的设计需求，但是良好的基础架构却可在此流程上轻松地累增更多的能力。此后再以相同的认证程序确认新增能力不会损伤流程的可靠度。最后每修正一次版本就将相关文件及讯息传达至设计部门，如此才是优化的设计流程。

这里的一个例子是当制程技术小于0.25微米时，讯号完整性的检测会变得很重要，目前也有相当多的软件工具可用来解决此一问题。若是采用架构良好的时序驱动设计流程，便能轻松地加入讯号完整性的检修功能，提升作业的质量。除此之外，构建设计流程的初期，若能头投入更多心力以保有升级的特性，也将有助于日后性能(Performance)的改进，才能透过不断的修改与精炼，满足电路设计工程师各式各样的特殊需求。这也是一个优异的深次微米芯片设计流程，所期望达到的最高目标。