账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
提升助听设备SOC设计效能的解决方案
 

【作者: 游宜君】2000年04月01日 星期六

浏览人次:【8475】

过去几年来的市场调查发现,使用助听器材的人们不断强调,如何在吵杂环境中分辨、识别声音,是助听器材研究的当务之急。然而,事实上目前市面上各品牌助听器材最为人诟病的,往往就是欠缺了这种能力。


在瑞士Stafa有一个专门从事开发、生产、全球性销售先进听觉系统的Phonak Group,这个公司的主要目标就是针对人类耳朵内精密感应器官受到损伤后所造成的功能缺失加以修正,且研发出能够十分近似​​于人类真实复杂的听觉机制。为了增强产品的功能,Phonak决定全心投入一个为期三年的研究计划,而在这个计划的第一步,就是要发展出一个高度复杂与精密的数位认知处理系统(Digital Perception Processing)。


这个全新的系统,意谓着公司将听觉器材平台上的系统,从类比式讯号处理移至数位式讯号处理的模式。无论体积、功率、功能的新需求,都使得Phonak必须重新研发出一个独特的数位讯号处理核心,并尽最大可能将许多功能整合至一个单一的晶片里,意即试图以0.25次微米的技术设计晶片架构,以为未来各项新产品的基础;这个计画已经步步迈向成功之路! Phonak公司现在已经能够完全地整合近似人类听觉机制的心理-听觉认知模式(Pyscho-Acoustic Perception Mordels),同时能够模拟人类内耳中20种关键的听觉频率功能(Audio-Frequency Bands),由此提供极度近似​​自然听觉经验的听觉模式。


超高难度的挑战

设计的过程中,Phonak发展出许多标准,包括所谓的Audiozoom Technology-听者以两个收音麦克风分辨正确声音来源与杂讯,从而将注意力集中在此特定信号或声音来源,而排除背景杂讯,而且,此听觉模拟系统甚至可以由遥控器选择其设定,增强其应用于真实世界的侦测能力与识别能力。同时,Phonak也发展出一套Microlink无线通讯系统,为助听设备提供频率模组化技术(Frequency Modulation Technology),由于来源信号将直接传送至可放在耳后的极迷你无线接收器内,所以周围的杂讯便能够被其他离散式高效能麦克风排除。


Phonak将其最新技术应用于Claro产品家族-根据该公司的说法,Claro是第一部真正能够「听得懂」的沟通/辨识型电脑,而在设计Claro的过程中,Phonak遇到了一个非常复杂的问题:如何将数以千计的功能建构至晶片上一个极小的区域上,同时必须将整个系统的电力需求降到最低。由于在数位设计的领域里所能够允许的精密程度远高于传统,因此Phonak决定放弃过去类比式的设计,改为数位设计的形式。


第一代的Claro设计中,包含了麦克风、可遥控接收器、整组式的三个晶片、被动式元件、与一个强力喇叭,这些助听设备中的功能,都必须整合至一个200,000闸道的系统晶片(SOC,System-on-a-chip),这个晶片上包括大量的数位讯号处理功能、可载入各种滤波器组合以控制系统功能的微处理器、随机存取记忆体、唯读记忆体、以及一个数位/类比讯号转换器,而在主要的IC上面,还有一个晶片也整合数位/类比讯号转换器与时间基础及电源管理的电路,此外,尚需要一个标准的EEPROM来储存非挥发性参数资料,供可程式演算法参照之用,并借着调整这些参数,即可将助听设备调整,以适合于每一个不同的使用者(图一)。



《图一 整合的设计环境》
《图一 整合的设计环境》

但真正的困难在于以上种种装置,都必须装备至一个可以放进人体耳朵内部的超迷你空间内,这使得所谓的SOC不能超过20平方公厘。另外,由于助听器材都是以电池提供电源,而目前电池的最大电源供应量约只有1.5mA,电压范围约为1到1.5V,频率约为2.5MHz,这些都造成助听设备设计上的限制。然而,由于助听器材必须采用一系列复杂的演算法满足其功能上的需求,例如多频压缩(Multiband Compression)、频谱处理(Spectral Subtraction)、快速傅立叶转换(FFT)等等,所以整个系统必须达到130-MOPS的处理速度(Throughput)。


因此,种种功能上的需求,使得此数位系统必须采用一颗高效能的数位处理器(DSP),而非一个普通的DSP所能胜任,因为就算是一颗最先进的低功率DSP,所需的电源也超过了Phonak设计时在电源上所面临的限制。提及这么高的Throughput需求与严厉的电源限制,非常容易让人联想到:何不采用多个低频率DSP核心,就能够降低对电源的需求?这想法是正确的,然而却只解决了电源需求上的问题,因为如果以此方式处理的话,其所占的空间又太大了(别忘了这个助听器材还必须能够放进耳朵里),所以,唯一的办法,就是发展一个能够实现各种所需数位演算法的专属DSP核心。


展现创意与SOC

近年来,日益广泛而复杂的整合式IC设计与设计时间的压缩,使得许多公司不得不重新思考其传统的设计流程。为了在一开始就提高成功的可能性,设计团队必须采用一个缜密的研发方式,也就是同时将从观念到硬体(From Concept to Hardware)的各个面向都纳入设计考量。


传统的设计流程通常是由一连串分离的设计阶段所组成的,其中包括:发展规格、设计演算法、硬体设计、软体设计、产品原型化、以及最后的产品测试与验证阶段,而由于软硬体的设计是各自进行的,使得其在设计过程里,面临着相当大的困难与风险,因为即使是软硬体各自已设计完成且符合各自的规格,也无法确保整合时的正确性与相容性;此外,由于设计团队的成员们分属于不同的阶段,造成研发工程师们鲜少彼此分享其概念,也难以对其设计抱持相同的理念。


然而,在压缩设计周期的压力下,同步设计(Codesign)已然势在必行,各个设计团队都必须面对整个计划,包含DSP软体设计、DSP硬体设计、控制器设计、以及硬体层面设计等等;有别于传统的ASIC设计,新的设计团队体会到同步设计的好处,因为如此一来所有验证与最佳化的考量,都能够在设计流程的最早期就被注意到。那么,既然SOC代表着高度整合许多DSP、微控制器、各种程式、和其他各种元件,这就意味着任何在整合软硬体时所发生的问题,都可​​能成为整个研发计划失败的致命伤,必须及早防范。


重新定义设计团队

在新的设计环境下,研发工程师们选择新的研发流程,即使在不同的设计阶段,工程师们通常也选择相同的研发工具,例如:任何一个研发工具不能只针对特殊设计领域,必须能够应用于整个设计流程当中,与其他工具互相整合。然而,复杂的SOC验证工作更加困难且费时,每一设计阶段的工程师们不但要验证该阶段的设计,还要预测其阶段成品与整个设计成品之间相容性的问题,此外,不同工具之间错误的转译所造成的错误更是不胜其扰,且其所耗费的时间甚至可能高达整个设计流程的70%以上,所以,有效率的研发团队必须扬弃过去的作法,选择一个能够「一以贯之」的设计平台。


Phonak公司的研发工程师们深刻地了解这个重要观念,「在研发改进Claro产品家族时,我们采用所谓的Codesign设计概念与流程,让设计演算法的工程师与设计硬体的工程师们同步合作,且以一个共同的研发工具从事设计、模拟、与验证,方便工程师们互相沟通,以加速设计流程;这个研发平台包括了著名的MATLAB 、Simulink、Real-time Workshop、及xPC Target等产品,它们加速了浮点运算演算法的设计、提供在设计早期就能进行验证,更重要的是它们的测试模组能应用在整个设计流程中的任一阶段,让工程师们在任何时候都能确保其设计的可行性与整合性。 」


为了设计Claro产品,Phonak将设计流程分为三个部分:首先,Phonak工程师负责DSP核心的演算法的设计、测试、与验证,他们也负责CoolRISC核心(由Xemics提供)周围的Controller硬体、与Controller软体的实现;其次,在DSP修改与强化演算法及架构部分,Frontier Design(比利时公司)的工程师则负责将代表演算法的C程式码转换成描述DSP硬体的VHDL程式语言。最后,则将Xemics of Neuchatel(瑞士公司)出品的RAM、ROM、及CoolRISC微控制器核心,整合至SOC上,接受外部团队的支援有效地加快研发脚步,但不可否认地,这样的合作需要更注意在设计与实行等各阶段相容性与一致性的问题。


展开助听系统设计

在设计第一代的Claro时,Phonak工程师采用专为发展演算法而设计的MATLAB,以避免处理低阶程式的繁琐句法,后来Phonak不但将MATLAB与各种工具箱全面升级至最新版本,更增加引用Simulink以建立模型、模拟系统、分析动态系统,此外,其他的工具如:Real-Time Workshop则可提供Simulink流程图中加入各种I/O函式区块,并将整个模型转成C程式码; xPC Target则让工程师们能够将程式码下载至另一台PC的Real-Time Kernel里进行即时模拟。总而言之,这些工具能协助工程师将其设计转为特别定制的C程式码,并自动建立能够在现有模拟环境下进行即时模拟的程式,为控制与DSP系统提供了快速原型化(Rapid Prototyping)与硬体回圈测试(Hardware-in-the-Loop Testing)的选择。


在系统的功能性方面,Phonak的研发工程师采用Simulink、xPC Target、与Real-Time Workshop来设计浮点运算演算法,以完成系统层级的定义,在此环境下,工程师们可在设计模型后,以现实世界的资料输入至系统内以进行测试与验证,Phonak也用MATLAB设计一套可在任何标准个人电脑上进行测试的专用程式,来验证其演算法与子系统的功能性,然后研发工程师以其测试的结果,对模型内的区块(Blocks)作调整,再用各种工具自动修正系统并产生新的C程式码。如此一来,所有演算法的功能性都能够在浮点运算模式下,就被有效地验证,进而有效提升研发的效率;过去需要一分钟才能完成的即时模拟工作,现在只要两秒钟就能完成了!


所以,在进行各项后续设计阶段之前,确认演算法的功能性是极度重要的工作,在系统层级的演算法与模型设计中,极短的模拟时间让验证工作变得快速而完整,虽然在后续设计的工作会因为模拟时间的延长而延长,但是研发工程师们不需要回头修改演算法的功能性。在设计工程师确认其设计符合规格与目标后,便进行Overflow Scaling(规模裁减)的工作。所谓Overflow Scaling包含:在不影响其功能性的前提下,以特定的数学运算,降低讯号动态范围的需求,并将讯号节点与参数切割为较小的形式,也就是说,工程师们借此发展出第二个同质的小型测试模组,以确保其演算法与后续的程式在硬体描述的层面(Gate-Level Description),能够正确地反映其高阶系统层级演算法;有了可应用在各阶段的共同测试模组,便能有效地降低发生设计错误的可能性。


同步设计的设计流程

由于浮点运算所需的电源太多,所占的空间太大,所以所有的演算法必须转换成定点运算与代数形式进行,而目前MATLAB环境下的Real-Time Workshop已能够自动将M-files转换成资料型态为位元(Bit-True)的C与C++程式码,虽然为了程式码的精准度,Phonak选择以人工的方式撰写C程式码,然而Real-Time Workshop所转换出来的C程式码,确实提供其设计工程师一个正确的方向,提升其撰写C程式码的速度与品质。最后,再将由人工所撰写的C程式码交由Frontier Design公司的A/RT工具组转换成RTL VHDL硬体描述语言与低电源需求的实行。


A/RT工具所合成的VHDL处理器架构中,包含了以下几个部分:首先是资料路与VLIW微处理器,此工具除了将资特定执行的资料路径最佳化外,也整合了各种执行单元,如:算数逻辑单元、位址换算单元、ROM、RAM、暂存器、多工处理器等等。 A/RT的弹性浏览功能将资料路径的定义快速最佳化,以有效提升执行的效率,此外,我们也自行设计许多特殊的执行单元使整个设计架构达成最佳化。


接下来,我们把合成后的VHDL结果交给Xemics公司,将其整合至其他相关的IP(Intellectual Property)程式核心,经由MATLAB环境的采用,与Frontier Design与Xemics公司的合作,Phonak确实开发出符合需求的极低电源耗用、极低电压需求、可植入SOC的VHDL程式码-DSP电路与执行架构。


值得一题的是,Frontier与Xemics在估算设计的电源需求与所占空间时,所采用的是启发式的臆测规则(Heuristic Rule),由于整个设计流程是同步进行的,所以他们再设计流程尚未完成时,并无法准确地估算出真实的电源需求与所占空间,因此Xemics将Frontier的资料纳入自己的资料中一起考量,已设计的大小、功能、与函式的数量,臆测出大约的电源与空间。至于SOC成品的实际电源特性与空间大小,则做为下一个开发计划的参考支用。


宝贵的经验

虽然DSP的设计与发展,只是助听器材发展的一部份而已,但是数位讯号处理在科技领域所迈开的一大步却是无庸置疑的,Phonak成功开发出以多麦克风在杂讯环境下识别目标声音来源,确实达成了此计画的目标也造福了听力障碍的大众,因此,Claro计划将持续朝向小空间、少电源、复杂系统的方向前进。


Phonak公司选择以MATLAB/ Simulink与其相关产品从事研发,有效缩短设计周期,因为Simulink使其设计工程师可在同一环境下设计模型,且在设计早期就能测试演算法的有效性,以避免设计后期才发现错误的重大损失,Real-Time Workshop与xPC Target则帮助其在弹指之间就产生即时可执行程式码,而就其设计流程而言,MATLAB/ Simulink环境则为其系统的功能性下了一个非常明确的定义,使其设计的过程更加顺畅。


成功的设计流程有赖于持续不断的改进,MathWorks公司目前正致力于研究出将浮点运算转成C程式码后,所需要的低电源与小空间需求,而Phonak的工程师除了在PC平台之外,也尝试在笔记型电脑或其他可携式装置上从事产品测试,使得其演算法的测试工作能够更相似于实际世界的环境。


整合的设计环境

延伸模拟的技术是将DSP与通讯系统推向另一高峰的关键课题︰设计团队应选择一个整合式的设计环境,结合硬体、软体设计,才能有效提升其效率与团队合作。变幻莫测的市场压力下,设计的阶段不得不合并浓缩,而一个整合式的设计团队正是提供同步工程的最佳利器。


相关文章
设计低功耗、高精度自行车功率计
Σ-Δ ADC类比前端抗混叠设计要点
探索IC电源管理新领域的物联网应用
电化学迁移ECM现象如何预防?
PCIe效能满足功耗敏感性装置与关键任务应用
comments powered by Disqus
相关讨论
  相关新闻
» 意法半导体突破20奈米技术屏障 提升新一代微控制器成本竞争力
» Pure Storage携手NVIDIA加快企业AI导入 以满足日益成长的需求
» ROHM推SOT23封装小型节能DC-DC转换器IC 助电源小型化
» 意法半导体先进高性能无线微控制器 符合将推出的网路安全保护法规
» ST推先进超低功耗STM32微控制器 布局工业、医疗、智慧量表和消费电子市场


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T43S8T8STACUKH
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw