DDR（双倍数据速率同步动态随机存取内存）技术的数据传输速率快速成长，使得互操作性（interoperability）问题成为工程师的一大挑战。基本上，互操作性的问题要从物理层开始看起，而其中最关键的属性之一，就是频率信号的抖动效能。DDR接口的频率信号是从内存控制器传送到DDR芯片上，它是DDR系统中藉以产生所有其它信号的参考信号，如strobe、数据、地址和命令信号。因此，具有良好的频率抖动效能极为重要，因为频率信号的抖动会转移到其它的信号。如果源头之频率信号的抖动效能不佳，其它信号的抖动问题也会变得很明显。

抖动会对DDR系统效能造成什么影响？

抖动会让信号缘的位置或信号的振幅偏离理想的位置，因此，可能会影响信号高低的判断。抖动愈大，偏离理想位置的情况就愈严重。在非理想的位置，DDR系统在取样时，可能会取到不正确的信息，因而大幅提高系统的误码率（bit error rate），最终，系统将无法正常运作。更糟的是，DDR的速度愈快，时窗的有效期间（window validity time）也愈短，只要有一点点的抖动就可能引发这种现象。

订定频率抖动参数

有鉴于频率信号的抖动对互操作性的影响如此巨大，JEDEC（联合电子装置工程协会）特别订定了频率信号必须遵循的一长串抖动参数，其目的是要确保抖动的量可以维持在容许的限制范围内，DDR系统的通讯才不会出问题。有了这套规格，工程师面临的挑战不仅是要确保频率信号的抖动符合规格要求，而且当频率信号不符合规格要求时，也要能侦测和找出抖动源。

自动化的频率抖动量测方法

抖动测试规格长长一串，使得执行量测和分析频率波形变得相当耗时。除此之外，抖动也必须以非常明确的条件进行分析。DDR2的规格JESD79-2D要求示波器必须要能分析超过200个频率周期的cycle-to-cycle抖动量测结果，抖动量测项目包括tJIT（cc）、tERR（2per）、tERR（3per）、tJIT（duty）等。虽然规格中没有提及，但抖动量测应该针对数量庞大的频率周期反复进行，一般需达5000万个频率周期，才能确保系统是稳固可靠的。在这样的要求下，工程师面临的挑战相当巨大。

幸好，有些示波器可以提供DDR兼容性测试软件，能依据JEDEC订定的规格，以自动化的方式量测和分析频率信号。量测人员只需要将频率信号接到示波器，然后选择所需的频率抖动测试，就可以开始执行量测了。软件会自动将量测结果与JEDEC的规格做比较，然后针对每一项测试，报告结果为合格或不合格，如图一所示。这种自动化作业的另一个好处是，可以长时间执行抖动测试，能涵盖需要分析的大量频率周期。这样的应用软件可免除工程师以手动方式执行这些测试的负担，节省许多时间和心力。

《图一 DDR2的测试应用软件显示出频率信号的抖动测试结果，其中，有几项测试结果是不合格的（红色）或勉强通过测试（黄色），因此，这个频率信号不合乎JEDEC的抖动规格，显然需要加以修正》

透过抖动分离方法找出频率抖动的问题

使用自动化的量测工具听起来相当简单，但如果出现如图一所示的频率抖动问题时该怎么办？当出现这样的状况时，试图解决这个问题如同恶梦一场，因为抖动可能来自于多个来源。如果无法迅速缩小可能的抖动来源，那么接下来几个月工程师可能都得奋力找出抖动源，情况就如同大海捞针一样。

解决这个难题的希望就在于示波器中提供的各种抖动除错方法，最重要的方法之一是将频率信号的总抖动（TJ）分离成不同的抖动成份，如图二所示。这一点相当重要，因为知道频率信号上存在哪一种抖动以后，才能协助量测人员找出其来源。除此之外，工程师也可以量测每一种抖动类型的振幅，以便集中心力，找出并改善造成最大抖动的来源。

随机抖动（RJ）

总抖动中可以分解出几种抖动类型。频率信号上的随机抖动（RJ）是因设计中的主动组件的热噪声（thermal noise）所造成的，它不是确定性（deterministic）的，且抖动的振幅没有界限（unbounded）。如果漏掉了没有检查到，当工程师对系统的误码率要求非常低时，这种抖动会是造成问题的主要原因。若要确定那个组件是元凶，可以使用示波器探棒，量测组件的输出，然后利用抖动分离方法，查看每个组件造成的随机抖动量。找出随机抖动输出最多的组件以后，可以将它换成一个好的组件。也可能发生的状况是，好的组件本身所产生的随机抖动也很多，在此情况下，量测人员可能必须从不同供货商的产品中，找出更好、随机抖动效能更佳的组件。

脉冲宽度比例失真（DCD）

另一种抖动的类型是脉冲宽度比例失真（Duty Cycle Distortion；DCD），DCD是具有确定性并且有界限的，造成的原因为差动式输出之间、电压偏差或差动式信号路径之间的时序不对称所造成的不匹配。前者是因信号路径之间的阻抗不匹配和电压位准的差异所造成的；至于时序不对称所造成的不匹配，则是因为其中一条信号路径太长或太短，导致脉冲宽度比例失真。这些问题可以在内存控制器和电路板布局的设计中加以解决。

周期性抖动（PJ）

周期性抖动（PJ）则是因周期性或反复性的信号源耦合到高速频率信号上所造成的，它也是确定性且有界限的。周期性抖动的来源包括切换式电源供应器或振荡器的输出。

能够将总抖动分解成不同的抖动成份，将有助于缩小问题的范围，而且列出每一种抖动类型所造成的抖动量以后，也可以协助工程师排出除错的优先级。

《图二 将总抖动（TJ）分解出不同的抖动成份，如RJ、PJ和DCD。知道抖动的类型和振幅大小以后，将有助于缩小抖动源的范围，并排出除错的优先级》

找出周期性抖动（PJ）的来源

利用TIE量测方法

时间间隔误差（Time Interval Error；TIE）量测方法可以深入地分析周期性抖动。这项工具会先撷取真实的频率，然后将测量的真实频率加以平均运算处理以产生参考频率，再用参考频率的周期减去频率波形的每个周期，产生依照时间所绘制出的频率误差趋势图，如图三a所示。这个频率误差趋势图包含真实频率的时域抖动信息。

《图三a 分别以直方图、时域的频率误差趋势图、以及频域的抖动频率来显示时间间隔误差（TIE）》

藉由钉状波检查抖动频率

分析时域的误差趋势是很困难的事，可以在频率误差趋势图中透过快速傅立叶变换（FFT），检查频域的抖动情形。在图三a中，可以看到频谱上的钉状波（spike），代表耦合到频率信号中抖动的频率。频率的钉状波愈高，造成的抖动也就愈厉害。图中出现了三个不同的钉状波，也就是红色圈出的地方。由于钉状波是一种窄频的波，因此是正弦波信号，通常是振荡器的输出。运用示波器的标记（marker）功能，如图三b所示，可以知道三个钉状波的频率分别为12.5MHz、25MHz和50MHz。仔细检查电路板的设计后，发现与三个工作于这三个频率的振荡器有关，因信号路径之间的隔离度不够而耦合到频率信号中。若要解决这个问题，就必须改善信号之间的隔离度。

《图三b 运用标记功能可以量测出频域中钉状波的频率，结果显示频率分别为12.5MHz、25MHz和50MHz。这些抖动成份与设计中的振荡器有关，造成了频率信号上的周期性抖动》

如何量测低频抖动钉状波

在抖动频谱的较低频端，抖动全都混成一团（图三a中以蓝色圈出的部份），很难观察或分析各个钉状波，这可能是因非正弦的随机或低频信号所造成的，如切换式电源供应器或低频的通讯信号。有时候，低频抖动只会间歇性地出现，可能是因为有些示波器的信道内存容量很有限，只够撷取低频抖动的一个周期所致。解决这个问题的方法是在时域的频率误差趋势图中应用平均运算的方法，基本上，它的作用就像是一个低通滤波器，藉由平均掉误差趋势图中的高频成份，剩下的就是低频的图形。现在，量测人员可以轻易地看出低频的抖动，运用标记功能即可知道抖动的频率。在图三c中，可以看出频率大约为180kHz，证实了工作频率为180kHz的切换式电源供应器的输出信号被耦合到频率信号中。这里同样需要改善隔离度，以减少信号的耦合。

透过时间间隔误差量测，可以从周期性的波形中迅速找出抖动的来源，立即反应给设计工程师着手改善。

《图三c 运用示波器的标记，量测出低频抖动的频率为180kHz，这与切换式电源供应器有关，其输出信号耦合到频率信号中》

《图五 DNLA 1.0/1.5版订立的装置角色及类别。》 - BigPic:938x420

《图三c 运用示波器的标记，量测出低频抖动的频率为180kHz，这与切换式电源供应器有关，其输出信号耦合到频率信号中》

（本文由美商Agilent Technologies安捷伦科技提供）