频率灵活、低抖动的时脉方案准备好了

图1为一个典型的视讯同步锁相方块图，低抖动的采样时脉提供给SD/HD-SDI SerDes，其输出又与主同步讯号产生器同步。以此处理过程为基础，能使所有工作室设备易于同步。

《图一　典型的视讯同步锁相系统》

现代高解析视讯设备需要支援多种视讯格式、讯框速率、H​​SYNC线速率和采样时脉，这使得时序面临新的挑战。图2显示了常见的视讯格式及其相关的HSYNC和采样率。随着视讯格式数量和讯框速率的增加，现代视讯广播设备设计需要更精确的时序架构和数量更多的元件。更棘手的是，抖动要求正变得越来越难以满足。

SMPTE 292M HD-SDI标准规定峰-峰值抖动必须小于134 ps，SMPTE 424M 3G SDI强制RMS系统级抖动不能超过67 ps峰-峰值，抖动要求比传统的SDI和DVI标准更加严格。除了视讯时脉，音讯时脉(通常是24.576 MHz)也必须从所提到的不同视讯格式/讯框速率范围中生成。幸运的是，频率灵活、低抖动的时脉方案现已准备就绪，能够简化同步和非同步视讯/音讯时脉的生成。

《图二　常用视讯格式及其HSYNC和采样速率》

简化同步时脉生成

在同步应用中，传统的同步锁相时序产生器有一个复杂的结构，包括串接式的锁相回路(PLL)、外部回路滤波器和外部低抖动的压控晶体振荡器(VCXO)。回路滤波器的周边元件对电路板层级杂讯非常敏感，因此必须特别注意​​回路滤波器的设计和布局，确保满足回路稳定性要求，使抖动最小化。此外，由于其制造加工的复杂性，低抖动VCXO可能需大约8-14周的交货周期。

近来随着CMOS技术的提高，新的同步锁相时脉IC解决方案可提供一个完全整合的方案，而无需外部回路滤波器和VCXO元件。如图3所​​示，新的同步锁相解决方案的一个例子是Si5324任意频率抖动衰减时脉倍频器。使用任意频率时脉解决方案带来多重好处。首先，所有PLL元件整合在晶片内，完全整合的锁相回路解决方案产生的抖动比以前离散元件解决方案低50％以上。第二，具有生成任意频率能力的设备可以在单一设备中同步NTSC或PAL的HSYNC速率，生成任意HD-SDI或3G-SDI速率，不再需要多个PLL。例如，在NTSC到HD-SDI的应用中，需要一个能够提供4719000/1001或4.71428571428571乘积比率能力的PLL。最后，多个串接式PLL不但可以减少所占空间，更能确保更好的抖动性能。

《图三　任意频率时脉简化同步锁相》 - BigPic:752x363

SDI时脉恢复器

如图1所示，视讯广播中应用非同步时脉源的一个例子是SDI时脉恢复器。 SDI时脉恢复器通常需要一个外部XO/VCXO作为其内部时脉和资料恢复(CDR)电路的参考时脉。根据SDI的资料速率，该参考时脉可以是图2中的任意一种时脉速率。生成这些时脉频率的传统做法是使用多个离散晶体振荡器和一个选择多工器(mux)。图4中，5x7mm大小的Si534四频晶体振荡器通过生成多达4种不同的时脉频率，简化了传统的实现过程。频率选择接脚(FSel)用于确定输出时脉频率。Si53x系列中的其他设备可支援单、双或任意频率输出。

《图四　多频晶体振荡器和时脉产生器简化时脉生成》 - BigPic:737x450

视讯处理器和FPGA通常需要数个非同步时脉执行其数位功能。如图3所​​示，Si5338 I2C可程式化的任意频率、任意输出四路时脉产生器，提供四路独立的可达350MHz的任意频率时脉讯号，而周边仅仅需要一个低成本晶体元件。该元件是离散时脉振荡器的理想替代品，可完全程式化并生成所有适合多种视讯速率的频率，包括能够同时生成74.25MHz、74.25/1.001MHz和其它HD速率，而没有频率误差。

结论

视讯广播中，时脉生成和同步具备关键作用，可确保视讯讯号被适当的反序列化(de-serialization)、处理和序列化。在这些视讯系统中，提供同步功能的振荡器和PLL需要提供多种频率，以支援目前的多种标准以及高解析度视讯格式。不仅灵活变频非常重要，而且适当的放置抖动滤波器控制抖动也是至关重要的，这确保成功恢复在工作室射频设备上传播的视讯讯号。