帳號:
密碼:
CTIMES / 文章 /   
以整合式平台設計系統單晶片
 

【作者: 李心愷】   2000年02月01日 星期二

瀏覽人次:【2650】
  

採用產品應用導向的整合平台進行SOC的開發與設計工作,是滿足消費者市場對快速可靠設計要求的唯一可行方法。整合平台包括軟/硬體(H/SW)晶片結構、前置元件庫、預先定義的軟/硬體虛擬元件、快速設計SOC衍生產品的方法及合適的設計驗証流程。


IC設計的大趨勢

電子工業正大步轉向系統單晶片(SOC)設計時代,如果只是單純地對現有的IC設計流程進行改變,將無法適應新的設計挑戰。要使SOC設計成功,就必須大量採用IP重覆使用(IP Reuse)的觀念,才能快速完成設計,導入生產,獲得物美而價廉的零組件,從而滿足市場需求。此外,為了進一步提昇產品競爭力,還須對設計執行優化動作,並快速地開發出各種衍生元件,因此設計方法必須以應用導向的結構為主。目前市場上的設計復用方法大都集中在建構軟式、RTL級的可配置IP模組,它還需倚賴工具將RTL設計轉換成標準元件庫,之後再藉著標準元件佈局繞線工具(P&R),實現最終的硬式IP區塊。


這種軟式RTL設計具有靈活的功能性,例如RTL代碼可以修改並重行驗証,可彈性適用不同的設計,但是這種構建IP模組的效率仍然不夠好,通常需要繁複的設計保護,以確保實作時的一致性(Implementation convergence)。


此外,由於深次微米(DSM)技術使系統晶片趨於更大、更複雜化,上述軟式IP構建方法將無法解決以更高級IP複用(IP Reuse)設計SOC元件的三個關鍵問題:


  • 1.隨著製程技術朝0.18微米或更小的尺寸發展,閘級間的連線延遲會取代閘級本身的延遲而成為主要的延遲因素(圖一),因此軟式IP 模組將無法達成重複使用的目的。更大模組的出現及物理層面實作的敏感度都將軟式IP的應用限制在尺寸、性能及功率等都較不受限制的領堿內。




《圖一 硬式IP隨製程技術提昇,關注的是線延遲》
《圖一 硬式IP隨製程技術提昇,關注的是線延遲》

2.RTL設計方面的應用、功能改變的簡化及IP模組的界面定義,都使得SOC設計仍然停留在手工模式的複用程序,因此無法達到要求的效率。以手工修正的軟式(RTL)IP模組在每次重行使用時都必須重新驗証、重新佈局及重新確認時序,因此無法像VSIA所設想的情況,做為成功IP複用所需的「虛疑」元件。


3.可預測的RTL設計流程需要設計保護帶,這種設計方案非常不具備競爭力(面積、時序及功率),只適用於設計中不會影響功能的電路部份。


SOC設計市場必需將生產力提高10倍,才能滿足未來不斷增長的「用戶化」電子市場對產品上市時程的嚴格要求。遺憾的是,僅僅遵循VSIA規定的格式及設計規則,並不能提供有利於上億個電晶體設計的真正混合及匹配的IP環境。要在合理的時間內設計SOC晶片,需要在晶片整合前作更多前置工作。此時須要構建一種整合平台,它可對目標應用進行取捨,允許設計者評估並選擇其需要的SOC方案,並在產品中加入折衷及差異。


整合平台的基本概念是設計一種穩定的框架,其中可預置適用特定應用範圍、經過驗証合格的IP;這個概念已獲得LSI Logic及VLSI Technology的部份確認。 有了整合平台的方法,就可在平台應用中快速地產生適於特定產品的設計(圖二)。這種方法代表在設計平台時,不儘要考慮它的第一次應用以及適用的市場,更要深入地考慮在其基礎上所設計的各項衍生產品,及後續的追加要求。



《圖二 用於快速SOC衍生設計的平台》
《圖二 用於快速SOC衍生設計的平台》

事實上整合平台的架構及設計的折衷,將成為他們自已擁有的高價值知識財產。可預見的是,為某一特定應用而優化的整合平台,比包含在整合平台中的單個IP模組或虛疑元件的價值高出許多。


設計系統單晶片的整合平台

SOC整合平台中到底包括了那些部份?(圖三)描述了其主要組成部份。SOC設計整合平台是一種高效率的設計環境,針對特定的產品應用,以IP復用、混合及匹配設計原理為基礎。應用領域係根據市場目標來選擇,重點是可在目標時間內大量重覆使用。整合平台包括:



《圖三 SOC整合平台的主要成份》
《圖三 SOC整合平台的主要成份》

■硬體方面,SOC整合結構性能指標描述:晶片總配線結構、消耗功率、時脈及測試結構、IP配置、基座隔離設計及規則、性能、虛擬元件的面積限制等。


■基本軟體結構,包括系統RTOS實際操作、任務調度、任務間通訊、元件驅動及其它SW-HW間通訊、處理器間通訊及中心軟體與應用軟體的分層。


■依照目標技術預設的虛擬元件(預先規定特性、預先驗証、處理過的IP方塊),來滿足整合結構中規定的預設條件。通常,至少有一些虛疑元件會做為可編譯的內部核心,另外還有一些將為整合平台的產品提供差異化的組合。


■一套經過驗証並且建檔完成的模組構建及晶片整合設計方法,應該與用於虛擬元件庫的模型完全一致,並且可做為快速組裝及驗証SOC元件的基準。


■具有適合模組設計的驗証方法和環境,滿足應用範圍內的HW/SW共同驗証要求。其中可能包括快速製樣模型、可打線(Bonded)內部核心及性能模型、總體接線功能模型及連線詢問工具。


■參考設計(附加選項),用實例說明如何採用整合平台及可選用的虛擬元件構成特定產品。


整合平台引起設計方法的根本變化

SOC整合平台設計方式對以往的經驗進行了根本的改變,其影響可歸納為下列幾項:


1.以應用為導向:

專用平台的應用特性對於效率及復用的可行性影響很大,因為透過限制平台的應用範圍,可以確保各部份元件集合在一起時能夠協調地運作。此外,它也促成了新設計元件的整合,因為要使用驗証這些新元件的架構及環境在先前測試舊元件時,即已通過驗証。


2.設計能力提高風險降低:

從本質上看,虛擬元件的設計能力已發展到了構建整合平台的過程;整合過程本身(如利用平台進行SOC設計)與採用預封裝IC廠的基板設計法更接近。對衍生產品的設計方法加以限制,可使整合過程的風險降低,結果更可預測,速度也更快。


3.基本方塊的使用:

為了提高整合效率、縮減產品上市時間,整合平台通常圍繞基本方塊(Anchor Block),如DSP、Micro-controller等來定義,其它方塊則設定外接口與其匹配。ARM微處理器與OAK DSP的組合是一個常見的例子。與許多基本IP和未來IP的目標一樣,整合平台的壽命必須足夠長,以便回收投資。因此整合平台的定義就需要有一個衍生規劃的過程。


4.平台的快速製樣方法:

SOC整合平台通常會包括一個快速製作樣品的結構和系統,以及一種對映方法。由於許多SOC晶片應用於PC及多媒體市場,需要大量的HW/SW即時運算測試,因此快速製樣的機構對早期的設計開發及驗証就是變得十分重要。


整合平台的發展

市場上最有可能採用整合平台開發產品的領域,有PC核心/多媒體晶片組、PDA、行動運算/通訊整合產品等應用。平台本身將分為幾個明顯的階層,各階層依據整合或上市的先後而具有不同的應用彈性(如 PC Core-Logic附加Graphic及Audio co-processor)。在最基礎的階層中,可採用與主要微處理器及介面標準相容的整合「框架」,以利於未來新增加功能的加入。


隨著平台變得更加集中,完整的HW/SW IP也愈來愈多,設計者的選擇會逐漸減少但可測性會提高。若再適當地運用FPGA輔助設計工作,即可確認最終產品的可製造度及預測生產效率。對系統廠商而言,軟體將成為產品差異化的唯一利器。


相關文章
建立更好HMI的10個關鍵技巧
探究驅動物聯網未來的系統單晶片
讓行動裝置電池壽命延長的設計
以SoC實現新興xDSL技術優勢
PSOC將大放異彩
comments powered by Disqus
相關討論
  相關新品
OMAP 4處理器
原廠/品牌:TI
供應商:TI
產品類別:CPU/MPU
Lattice MachXO Control Development Kit
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
Lattice ECP3 PCI Express
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
  相關新聞
» 羅德史瓦茲:5G垂直應用與資安挑戰將是重要課題
» 西門子:串起數位製造價值鏈 軟體服務將是關鍵
» EVG:人工智慧將帶動各種異質系統的整合需求
» 先進製程挑戰加劇 英特格協助台灣產業迎接挑戰
» 蔡司3D X-ray量測方案 加速先進半導體封裝產品上市時程
  相關產品
» Hyperstone推出低功耗SSD控制器 X1支持可靠的3D閃存
» 是德科技全新 PathWave方案加速產品開發工作流程案
» Infortrend EonServ 7000系列機種:Milestone 認表現最佳的伺服器
» 技嘉推出新AORUS RGB系列機種
» Infortrend全快閃儲存陣列機種—實現更加彈性的 VDI 部署

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw