帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
PCB佈局對切換式電源轉換器輸出特性的影響
 

【作者: 胡敏祥】   2007年05月23日 星期三

瀏覽人次:【11460】

對於電子工程師而言印刷電路板佈局常是令人頭痛的問題,因為電路板佈局會左右電路特性,佈局不良造成的異常狀況也是最不容易察覺與排除的,藉由不斷的嘗試與驗證,對同一電路相同的元件給予不同的電路佈局,本文將歸納出幾個設計的方向,並對電路板佈局作些簡單的分析。



《圖一 應用線路》
《圖一 應用線路》

《圖二 基本佈局原則》
《圖二 基本佈局原則》

《圖三 Test_1 PCB》
《圖三 Test_1 PCB》

 



《圖四 Test_1 PCB所測得之過載保護波形》
《圖四 Test_1 PCB所測得之過載保護波形》

《圖五 Test_1 PCB所測得之輸出電壓波形》
《圖五 Test_1 PCB所測得之輸出電壓波形》

《圖六 Test_1 PCB所測得之負載變動波形》
《圖六 Test_1 PCB所測得之負載變動波形》

基本印刷電路板佈局原則

以AIC1591同步式降壓脈波寬度調變控制器(Synchronous Buck PWM Controller)為例,應用線路如(圖一)所示。



《圖七 Test_2 PCB》
《圖七 Test_2 PCB》

《圖八 Test_2 PCB測得之過載保護波形》
《圖八 Test_2 PCB測得之過載保護波形》

《圖九 Test_3 PCB》
《圖九 Test_3 PCB》

《圖十 Test_3 PCB測得之過載保護波形》
《圖十 Test_3 PCB測得之過載保護波形》

《圖十一 Test_4 PCB》
《圖十一 Test_4 PCB》

《圖十二 Test_4 PCB測得之過載保護波形》
《圖十二 Test_4 PCB測得之過載保護波形》

《圖十三 過載偵測方式》
《圖十三 過載偵測方式》

C1~C4為聚合物電容(Polymer Capacitor),Q1與Q2為N通道MOSFET,滿載輸出電流10A。基本的佈局原則如(圖二)所示。


  •  主電流迴路路徑必須盡可能縮短,並給予適當的佈線寬度與對地穿孔數目;


  •  IC Vin輸入電源須遠離Q1,而OCSET與PHASE電壓取樣點則須靠近Q1;


  •  負載接地/IC接地/FB回授接地/COMP回授補償接地應盡量靠近,並遠離Q2源極(Source);


  •  C5須盡量靠近IC,R3與R4電阻預留作閘極(Gate)雜訊衰減用,須靠近Q1及Q2。



印刷電路板佈局的影響

為驗證印刷電路板對電路性能的影響,因此製作了八片兩層(除了Test_5與Test_8背層有走線外,其他六片背層均為廣大的接地平面)電路板作測試,編號由Test_1至Test_8,這八片電路板使用相同的零件與相同的零件擺放位置,只有電路的佈線不同;Test_2至Test_7的六片電路板均以Test_1為範本,只更動一小部份,未更動部份以灰色作標示。(測試波形圖中,UGATE為AIC1591第8腳的訊號,Vout為輸出電壓,IL為電感電流)



《圖十四 Test_6 PCB》
《圖十四 Test_6 PCB》

 



《圖十五 Test_6 PCB測得之輸出電壓波形》
《圖十五 Test_6 PCB測得之輸出電壓波形》

 



《圖十六 Test_7 PCB》
《圖十六 Test_7 PCB》

 



《圖十七 Test_7 PCB測得之輸出電壓波形》
《圖十七 Test_7 PCB測得之輸出電壓波形》

《圖十八 Buck電路中的主電流迴路》
《圖十八 Buck電路中的主電流迴路》

《圖十九 印刷電路板的組成》
《圖十九 印刷電路板的組成》

《圖二十 1A電流所需之佈線寬度》
《圖二十 1A電流所需之佈線寬度》

過載保護點漂移

AIC1591的過載保護(Over Current Protection)方式如(圖十三)所示。


當Q1導通時,輸出電流會在Q1汲極(D)與源極(S)的導通電阻(RDS_ON)上形成電壓降,若Q1導通電阻為定值,則Q1汲極與源極間的電壓降會隨著輸出電流上升而上升,這個電壓降的偵測點就是IC的OCSET與PHASE兩腳,當Q1導通時的PHASE電壓低於OCSET電壓則觸發過電流保護,計算方式如下:


《公式一 》
《公式一 》

Test_3與Test_4的電路板佈線刻意將圖十三的A、B兩點與Q1 D、S兩腳距離拉長,電性上雖是同一節點,但A、B兩點間印刷電路板銅箔阻抗將被納入Q1的導通電阻,由(公式一)得知Q1導通電阻上升且R1不變就會造成過載保護點下降,因此由(圖十)與(圖十二)便能發現過載保護電流由Test_1電路的13A分別下降至11A與10A。而Test_2的佈線將AIC1591的電源連接至圖十三的R1再與A點相連,由於AIC1591本身的耗電流會造成R1與A點間電壓下降,因此如(圖八)所示,過載保護電流由Test_1的13A上升至14A。


輸出電壓漣波與雜訊

如(圖十八)所示,Test_6大量刪除對地穿孔會縮減Q1截止Q2導通的電感器放電迴路,而Test_7則縮減Q1導通Q2截止的電感器充電迴路;前者造成Q1截止時的輸出電壓偏低,後者造成Q1導通時的輸出電壓偏低。


如何得知佈線要多寬?對地穿孔數目要多少?(圖十九)、(圖二十)有簡單的說明。


         


以此應用為例,輸出電流10A,若電感器漣波電流為40%,則最大電流會是12A,若以2盎司銅箔佈線,則寬度須180mil,主電流迴路20mil孔徑之對地穿孔需要6個。


負載變化時的反應速度

Test_5電路板將FB回授取樣點經由背層連接至電感器端,如(圖二十一)與(圖二十三)。FB回授主要反應輸出端變化,故取樣點應靠近輸出端(N3),如Test_5電路將取樣點移至電感器端,負載的快速變化將受到輸出電容器C3與C4的延遲才被偵測到,故AIC1591的反應速度會變慢,與(圖六)相較即可看出。


綜合影響

Test_8將前述所有改變部分歸納在一起。如(圖二十四),過載保護點因印刷電路板銅箔阻抗的加入而大幅下降,導致啟動時觸發過載保護,輸出電壓因此無法建立。如(圖二十五)與(圖二十六),輸出電壓漣波與雜訊比其他測試板要多出40mV,負載變化的反應速度變慢之外還有輸出電壓不足與震盪的現象,是個設計失敗的電路板。


在(圖二十七)中將四片電路板作效率上的比較,Test_1與Test_6並沒有太大的差別,Test_7輕載時的效率也不差,但隨著負載電流上升效率卻逐漸下降,Test_8則無論負載電流為何其效率都是最差的,尤其10A滿載時的效率比Test_1低了至少3%。



《圖二十一 Test_5 PCB》
《圖二十一 Test_5 PCB》

 



《圖二十二 Test_5 PCB所測得之負載變化波形》
《圖二十二 Test_5 PCB所測得之負載變化波形》

 



《圖二十三 Test_8 PCB》
《圖二十三 Test_8 PCB》

 



《圖二十四 Test_8 PCB所測得之啟動波形》
《圖二十四 Test_8 PCB所測得之啟動波形》

《圖二十五 Test_8 PCB所測得之輸出電壓波形》
《圖二十五 Test_8 PCB所測得之輸出電壓波形》

《圖二十六 Test_8 PCB所測得之負載變化波形》
《圖二十六 Test_8 PCB所測得之負載變化波形》

《圖二十七 不同輸出電流下的效率變化》
《圖二十七 不同輸出電流下的效率變化》

結語

由這些印刷電路板測試能發現,只要更動電路中的一條線就會造成特性改變,但是在繁雜的線路圖中如何考量線路對整體電路的影響?這就必須先了解電路與元件特性。 以切換式電源轉換器為例,最大的雜訊來源就是MOSFET切換導致電感器反抗電流變化,因此FB輸出端回授訊號與COMP回授補償佈線必須遠離Q1與Q2;為了保持良好的效率與減少電感器充放電形成的電壓變化,電感器的充放電迴路就必須使用更寬的佈線與更多的對地穿孔。


由此可知,為得到良好的電路特性,除了適當的電路、適當的元件、適當的元件佈局外,適當的線路佈局也是重要的影響因素。


---作者為沛亨半導體產品應用工程師---


相關文章
【PCIe 5.0】性能優越的決定性關鍵—PCB材料選擇
以AI平台改變PCB的現場管理模式
氛圍燈:汽車大放異彩的新元素
以合適Redriver或Retimer元件擴展PCIe協定訊號範圍
台灣PCB產業力求設備製造業轉型升級
comments powered by Disqus
相關討論
  相關新聞
» 意法半導體突破20奈米技術屏障 提升新一代微控制器成本競爭力
» Pure Storage攜手NVIDIA加快企業AI導入 以滿足日益成長的需求
» ROHM推SOT23封裝小型節能DC-DC轉換器IC 助電源小型化
» 意法半導體先進高性能無線微控制器 符合將推出的網路安全保護法規
» ST推先進超低功耗STM32微控制器 佈局工業、醫療、智慧量表和消費電子


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.233.223.189
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw