一年一度設計驗證的研討會即將來臨了！

邀請各位業界的先進,一起來參加這場經驗分享和技術交流的研討會。Cadence 益華電腦 這一年來在高等驗證技術的推廣上獲得了極大的迴響，大家所關心的問題不外是："如何才能確認該公司的設計驗證工作已經完成了？"

隨著 ASIC / FPGA 的設計越來越複雜，如何透過新的驗證技巧來彌補 "傳統模擬" 的不足，有些觀念上的思考是需要突破的。歡迎這個社群的好朋友們回來充充電!

研討會目的：

Cadence 將藉著這一天的研討會和您分享：

- Incisive 驗證平台

- NC 內含的 SimVision 偵錯環境 demo

- 硬體 摹擬器 的使用簡介

- 瞭解SourceLink：透過 Internet 您可以直接取得所有寶貴的技術支援

- 亞信、凌越、上元、創意、TBD、大唐、Philips 等貴賓將把他們應用在通訊設計，使用 SPW、NC、SystemC、Assertion-Based Verification 上成功的經驗與您一同分享。

- SystemC 和 SystemVerilog 的內幕

邀請對象：

- IC / IP 設計工程師及主管

- IC / IP 驗證工程師及主管

- CAD 工程師及主管

- FPGA 設計工程師及主管

注意事項：

1) 請務必攜帶兩張名片，以便會後參加抽獎。

2) 研討會會後請您填寫意見調查表繳交服務人員。

3) 此次為免費活動，國賓飯店備有停車位。

4) 請配合量測體溫，如有任何不適，Cadence 將保留允許您入場的權利。

Time/Topic/Speaker

8:30/Registration

9:10/Opening Speech/王美萱

9:15/Introduction of Incisive Verification Platform for Nanometer IC Design/喻劍新

9:30/Experience on System-Level Design Flow Using SPW/洪清標 博士(亞信)

9:55/Simulation Environment Using Linux Platform/林麗秋 (凌越)

10:15/Break

10:30/How to Optimize your Design & Increase Simulation Performance with NC/徐孟祺 (上元)

10:55/Assertion-Based Verification Using NC/黃俊達 博士 (創意)

11:45/What is SourceLink? How to Efficiently Leverage CRC?/高羅明堂

12:00/Lunch

13:20/How to Speed your Design Verification with Hardware Emulator/莊青龍

14:00/Design Sign-Off Using NC

14:25/SimVision Debugging Environment Demo/李怡霖

15:00/Break

15:15/TD-SCDMA Design Using SPW/董霄劍 博士 (大唐)

16:05/Seamless Design from Algorithm to Architecture - Using NC-SystemC/梁景新 博士 (Philips)

16:30/SystemC! StstemVerilog? Their Comparison & Positions/陳哲生 博士

17:00/Lucky Draw

報名方式： 一律採線上報名 報名請按Here

=====================================================

活動場地---國賓飯店SARS防護措施:

公共區域

＊全館整點均用稀釋過之漂白水擦拭消毒包括電梯按鈕、門板、門把、公共電話即可觸碰之表面等。

＊公用洗手間內之馬桶、洗手台及水龍頭稀釋過之漂白水擦拭消毒。

＊公用洗手間內隨時提供清潔液及用後即棄之擦手紙巾。

空調設備

＊空調系統係以館外之新鮮空氣作循環。

＊客房之空調均採獨立空調設備。

＊公共區域之空間中央空調過濾網每星期均已消毒水清洗並加裝不織布過濾空調網提供乾淨新鮮之空氣。

客人

＊所有進入飯店人員及顧客都需測量體溫。若有任何人出現嚴重急性呼吸道症候群的症狀（像是發燒、咳嗽、間歇性的呼吸或呼吸困難），飯店方面將婉拒其進入並建議看醫生。

Cadence益華電腦關心您的健康, 感謝您配合預防SARS之措施!