账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
莱迪思全新FPGA软体解决方案Propel 加速低功耗处理器设计
 

【CTIMES / SMARTAUTO ABC_1 报导】    2020年06月18日 星期四

浏览人次:【3755】

低功耗FPGA大厂莱迪思半导体(Lattice Semiconductor)近日推出全新FPGA软体解决方案Lattice Propel,提供扩充RISC-V IP及更多类型周边元件的IP函示库,并以「按建构逐步校正」(correct-by-construction)开发工具协助设计工作,进一步实现FPGA开发自动化。

莱迪思最新推出的Lattice Propel开发工具包含两大特色:IP整合工具Lattice Propel Builder,以及软体开发工具Lattice Propel SDK。

Lattice Propel Builder透过提供更完备的GUI和命令列工具,让FPGA开发商能够轻松以拖移IP区块(block)方式进行处理器设计,该开发环境更能自动连线并产生代码,例如Verilog。

Lattice Propel SDK则具备软体套件建构、编译、分析和除错的应用程式,并以软体函式库与开发板级提供支援,让软体开发人员能在硬体就绪前进行软体设计,加入产品上市时程。

莱迪思半导体亚太区现场技术支援总监蒲小双表示:「Lattice Propel是首个支援RISC-V的基於快闪记忆体和SRAM的FPGA平台,透过优化RISC-V核心,莱迪思推出的最新FPGA开发环境能实现更高效能与更小尺寸的处理器开发工作。」

他进一步表示,开源指令集架构RISC-V在嵌入式应用中广泛获得采用,Lattice Proepl首款支援的元件MachXO3D也能开放设计软体指令集,以RISC-V架构进行设计能方便实现软体迁移,增加设计弹性。

目前Lattice Propel支援八个IP核心,包含一颗支援RISC-V RV32I,以及四颗可支援AMBA汇流排架构(Advanced Microcontroller Bus Architecture)的核心。

此外,莱迪思将於6月24日及6月30日举行网路研讨会,介绍如何使用其最新软梯开发工具Lattice Propel。

關鍵字: FPGA  RISC-V  Kafes 
相关新闻
朝车用与安全技术前进 晶心为RISC-V拓展新市场
Intel成立独立FPGA公司Altera
AMD助日本新干线营运商JR九州AI轨道检测解决方案
晶心与Vector合力推动车用RISC-V软体创新
第二届晶心杯RISC-V创意大赛成绩揭晓 AI设计夺首奖
comments powered by Disqus
相关讨论
  相关文章
» 使用Microchip Inductive Position Sensor(电感式位置传感器)实现高精度马达控制
» 以霍尔效应电流感测器简化高电压感测
» ESG趋势展??:引领企业迈向绿色未来
» 智慧家居大步走 Matter实现更好体验与可靠连结
» 车载软体数量剧增 SDV硬体平台方兴未艾


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T9LUUDCSTACUK6
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw