账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
新思科技成功完成台积电7奈米FinFET制程IP组合投片
 

【CTIMES / SMARTAUTO ABC_1 报导】    2017年09月19日 星期二

浏览人次:【8623】

新思科技今日宣布针对台积电7奈米制程技术,已成功完成DesignWare 基础及介面PHY IP组合的投片。与16FF+制程相比,台积电7奈米制程能让设计人员降低功耗达60%或提升35%的效能。藉由提供针对台积电最新7奈米制程的IP组合,新思科技协助设计人员达到行动、车用及高效能运算应用在功耗及效能上的要求。

用於台积公司7奈米制程技术的DesignWare 基础及介面IP能加速行动、车用及高效能运算SoC的上市时程。
用於台积公司7奈米制程技术的DesignWare 基础及介面IP能加速行动、车用及高效能运算SoC的上市时程。

DesignWare 基础及介面PHY IP组合的投片,其中包括逻辑库、嵌入式记忆体、嵌入式测试及修复、 USB 3.1/2.0、 USB-C 3.1/DisplayPort 1.4、DDR4/3、 MIPI D-PHY、 PCI Express 4.0/3.1、乙太网路 及SATA 6G。其他DesignWare IP,包括LPDDR4x、HBM2 和MIPI M-PHY,预计於2017年完成投片。

台积电设计基础架构行销事业部资深协理Suk Lee表示,过去十多年来,新思科技一直与台积电保持密切合作,针对台积电不同阶段制程开发出高品质IP。针对台积电7奈米制程,新思科技成功完成DesignWare 基础及介面IP组合的投片,显示其在IP领域的领导地位,新思科技所开发的IP能协助双方客户透过台积电制程技术,达到在功耗、效能和晶片面积等方面的提升。

而新思科技IP暨原型建造行销??总裁John Koeter也指出,身为实体IP厂商,新思科技成功地在FinFET制程完成超过100次投片。新思科技致力於投资开发应用於最先进制程的IP,协助客户实现必要功能并设计出具市场区隔的SoC。针对台积电7奈米制程,新思科技成功完成DesignWare 基础及介面IP组合的投片,让设计人员有信心在整合IP与SoC时能大幅降低风险,并加速专案时程。

關鍵字: FinFET  7奈米  晶圆制造  新思科技  台積電 
相关新闻
ADI扩大与TSMC合作以提高供应链产能及韧性
半导体育才推手 台师大与台积电携手打造「半导体学程」
台积扩资本支出达280~300亿元 补助供应商加速减碳
爱德万测试瞄准NAND Flash/NVM市场 推出记忆体测试产品生力军
EV GROUP将革命性薄膜转移技术投入量产
comments powered by Disqus
相关讨论
  相关文章
» 使用PyANSYS探索及优化设计
» 隔离式封装的优势
» 未来无所不在的AI架构导向边缘和云端 逐步走向统一与可扩展
» MCU新势力崛起 驱动AIoT未来关键
» 用於自由曲面设计的五大CODE V工具


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T0T4ZGQSTACUK3
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw