账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
英特尔公布CPU、GPU和IPU重大世代架构转换
 

【CTIMES / SMARTAUTO ABC_1 报导】    2021年08月20日 星期五

浏览人次:【3402】

英特尔加速运算系统及图形产品事业群总经理 Raja Koduri 和英特尔架构师们,于2021年英特尔架构日提供关于两款全新x86核心架构的细节;英特尔首款混合式架构,代号「Alder Lake」,配备智慧型Intel Thread Director工作负载排程器;「Sapphire Rapids」,下一世代资料中心的Intel Xeon可扩充处理器;全新基础设施处理器 (IPU);以及即将推出的图形架构,包含Xe HPG和Xe HPC微架构,以及Alchemist和Ponte Vecchio SoC。

英特尔加速运算系统及图形产品事业群总经理Raja Koduri
英特尔加速运算系统及图形产品事业群总经理Raja Koduri

这些新架构为即将推出的高效能产品注入动力,并成为英特尔下个创新时代的基石,借以满足全球对于更多运算能力不断增长的需求。

Raja Koduri 特别表示架构进步对于满足此需求的重要性,说道:「架构就像是硬体和软体的炼金术一般。它为某个引擎融合了绝佳的电晶体,并整合高频宽、低功耗的快取,它们更为混合式运算丛集,配备大容量记忆体与低延迟可扩充互连至单一封装之中,透过先进封装结合起来,并同时确保所有软体均能无缝加速。随着从桌面到资料中心的工作负载,变得更大、更多、更复杂和更多元,我们在架构日所揭晓的突破更加显现出,优秀的架构将如何满足更多运算效能的迫切需求。 」

x86核心

英特尔的全新效率核心微架构,先前代号称为「Gracemont」,专为吞吐量效率而设计,为现代多工开启一道可扩充的多执行绪效能大门。这是英特尔最具效率的x86微架构,追求极小化的晶片面积,让多核心工作负载效能能够随着核心数量成长。它也提供相当广泛的运作频率范围。这款微架构与细心设计成果,允许效率核心于低电压下运作,降低电力消耗,并为高频率运作预留功耗余裕。这让效率核心能够为更高需求的工作负载提升效能。

效率核心采用多种先进技术对工作负载排出优先顺序,而不浪费其运算资源,并透过提升每周期指令数量(IPC)直接强化效能,包含:

‧5,000条分支目标快取,达成更为精确的分支预测

‧64 KB指令快取,将有用的指令放在距离较近之处,避免额外产生记忆体子系统的功耗

‧英特尔首款随选型指令长度解码器,负责产生预解码资讯

‧英特尔的丛集乱序解码器,于维持电力效率的同时,每周期最高能够解码6条指令

‧宽广的后端每周期支援5条分派(five-wide allocation)和8条引退(eight-wide retire),256条目乱序视窗和17个执行埠

‧强式安全功能支援IntelR Control-Flow Enforcement Technology 以及 IntelR Virtualization Technology Redirection Protection

‧导入AVX指令集架构,以及支援整数人工智慧(AI)运算的新延伸指令集

与英特尔最为丰富的中央处理器(CPU)微架构 – Skylake CPU核心相互比较,效率核心于单执行绪条件下,相同功耗可多出40%效能,或是降低40%功耗并提供相同效能表现。多核心处理下,4个效率核心相较以4条执行绪方式运作的Skylake双核心,能够提供多出80%效能并降低功耗,或是减少80%功耗并维持相同的效能。

英特尔的全新效能核心微架构,先前代号称为「Golden Cove」,专为速度、将低延迟推向极限、单执行绪应用程式效能所设计。当工作负载的程式码数量正不断增长,并且要求更多的执行能力。资料也同步大幅度地成长,随之而来的是资料频宽需求。英特尔全新效能核心微架构提供显著的效能提升,对于蕴含大量程式码的应用程式也有更好的支援。

效能核心具备更宽、更深、更聪明的架构:

‧更宽:6个解码器(先前为4个);微指令(μop)快取每周期输出8条(先前为6条);每周期6条分派(先前为5条);12个执行埠(先前为10个)

‧更深:更多的实体暂存器档案;更深的512条目重排序缓冲区

‧更聪明:改善分支预测精准度;降低有效L1延迟;L2全快取写入预测及频宽最佳化

效能核心是英特尔迄今最高效能的CPU核心,并将低延迟和单执行绪应用程式效能推向极限,例如:

‧于相同运作频率之下,相较目前的第11代IntelR Core?架构(Cypress Cove),在广泛及多样的工作负载能够提供几何平均约19%的改善1

‧更宽、更深的设计显露出更高的平行度,同时提升执行的平行度

‧IntelR Advanced Matrix Extensions,针对下一世代深度学习和训练效能,而发展的内建AI加速。包含专用硬体和新款指令集架构,能够显著地提升矩阵乘法运算速度

‧降低延迟并提升大量资料与大型程式码应用程式的支援性

PC客户端

英特尔下一代的PC客户端架构,代号Alder Lake,为英特尔首款混合式架构,第一次整合两种核心类型-效能核心和效率核心,于多种工作负载种类均可显著提升效能。 Alder Lake采用 Intel 7 制程打造,并支援最新的记忆体和最快的I/O。

Alder Lake藉由利用单一、高度可扩充的系统单晶片(SoC)架构,支援超轻薄笔记型电脑,再到狂热玩家和商用桌上型电脑的全系列PC客户端市场,将可提供令人难以置信的效能,有三种设计:

‧以最大化效能为前提,采用两颗晶片打造平台,具CPU插座的桌上型电脑,提供领先群伦的效能、能源效率、记忆体和I/O

‧高效能行动电脑晶片采BGA封装,增加影像处理、更大的Xe 图形核心和Thunderbolt 4连接性

‧轻薄,低功耗、高密度封装,I/O与电力供应最佳化

建造如此高度可扩充架构的挑战,在于如何不牺牲功耗表现的情况下,满足运算以及各种I/O令人难以置信的频宽需求。为解决这项挑战,英特尔已设计出3种独立的交织结构(fabric),每种均具备即时、随选式启发演算法:

‧运算交织结构每秒最高能够支援1000 GB(GBps),表示每丛集或是每核心可分得100GBps,并透过末级快取将核心与图形衔接至记忆体

‧I/O交织结构最高支援64 GBps,将不同类型的I/O和内部装置相互连结,并能够无缝切换速度而不影响装置的正常运作,选择适合资料传输量所要求的交织结构速度

‧记忆体交织结构能够提供最高204 GBps的资料,并动态调整汇流排宽度与速度,支援高频宽、低延迟或低功耗等多个运作点

资料中心端

次世代Intel Xeon可扩充处理器(代号Sapphire Rapids)

Sapphire Rapids代表着英特尔最大的资料中心平台进展。该处理器于动态且不断提升需求的资料中心使用当中,提供可观的运算效能并为工作负载最佳化,能够在云端、微服务和AI等弹性计算模型(elastic compute model)提供高效能。

平铺的(tiled)、模组化的SoC架构位于Sapphire Rapids中心,其利用英特尔嵌入式多晶片互连桥接(EMIB)技术,于提供惊人扩充性的同时,依旧保持单一(monolithic)CPU晶片所享有的优势。 Sapphire Rapids提供单一且平衡的统一记忆体存取架构,每条执行绪均可完全存取所有晶片(tile)的所有资源,包含快取、记忆体和I/O。其结果让整个SoC均提供一致的低延迟和高跨区频宽。

Sapphire Rapids采用 Intel 7 制程技术制造,并具备英特尔全新效能核心微架构,专为速度、将低延迟推向极限、并兼顾单执行绪应用程式效能所设计。

Sapphire Rapids提供业界最为广泛的资料中心相关加速器,包含新款指令集架构和整合IP,以便提升客户广泛的工作负载和使用效能。这些架构上的进展让Sapphire Rapids为云端、资料中心、网路和智慧边缘当中,最为广泛的工作负载和部署模型,提供绝佳的立即可用效能。该处理器透过先进的记忆体和次世代I/O,包含PCIe 5.0、CXL 1.1、DDR5和HBM技术,驱动产业技术转型。

關鍵字: CPU  GPU  IPU  Intel 
相关新闻
工研院推升全球AIoT产业链结 携手Arm创建世界级系统验证中心
黄仁勋:运算技术的创新 将驱动全新工业革命
IDC:2023年亚太区PC市场衰退16.1%
英特尔携手合作夥伴 助力AI PC创作新世代
Intel成立独立FPGA公司Altera
comments powered by Disqus
相关讨论
  相关文章
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案
» ST开启再生能源革命 携手自然迎接能源挑战
» ST引领智慧出行革命 技术创新开启汽车新纪元
» ST:精准度只是标配 感测器需执行简单运算的智慧功能


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83TCDQHKCSTACUK9
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw