帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
Cadence與聯電完成28奈米HPC+製程先進射頻毫米波設計流程認證
 

【CTIMES/SmartAuto 王岫晨 報導】   2020年07月23日 星期四

瀏覽人次:【660】
  

聯華電子宣布Cadence毫米波(mmWave)參考流程已獲得聯華電子28奈米HPC+製程的認證。透過此認證,Cadence和聯電的共同客戶可利用整合的射頻設計流程,加速產品上市時程。此完整的參考流程是基於聯電的晶圓設計套件(FDK)所設計的,其中包括具有高度自動化的電路設計、佈局、簽核和驗證流程的一個實際示範電路,讓客戶可在28奈米的HPC+製程上實現更無縫的晶片設計。經認證的毫米波參考流程,支持Cadence的智慧系統設計策略,使客戶加速SoC設計的卓越性。

高頻射頻毫米波設計除了需要類比和混合信號功能之外,還需要精確的電磁(EM)提取和模擬分析。此毫米波參考流程基於Cadence Virtuoso的射頻解決方案,匯集了業界領先的電路擷取、佈局實現、寄生元件參數擷取、電磁分析和射頻電路模擬,以及整合佈局與電路佈局驗證(LVS)和設計規則檢查(DRC)。該流程還將使用Cadence EMX平面3D模擬和Cadence AWR AXIEM平面3D電磁分析的合併,在可靠的Virtuoso和Spectre平台中,進而提供了射頻電路矽前與矽後高度的自動化和分析性能的能力。

認證的毫米波參考流程包括:

●透過Virtuoso圖形編輯器、Virtuoso ADE Explorer和Assembler、Spectre X Simulator、Spectre AMS Designer和Spectre射頻選件進行設計獲取和模擬。

●透過Virtuoso佈局套件和物理驗證系統(PVS)設計佈局。

●透過Quantus擷取解決方案對電晶體層次的連接器進行寄生元件參數擷取。

●透過EMX或AWR AXIEM 3D平面模擬器對電晶體之間的連接器進行電磁分析,包括被動射頻結構。

聯華電子憑藉AEC Q100汽車1級平台,及量產就緒的28奈米HPC+解決方案能夠滿足客戶從數位到毫米波的各種應用。28HPC+製程採用高介電係數/金屬閘極堆疊技術,將其SPICE模型的覆蓋範圍進一步擴展至毫米波的110GHz,以供用於手機、汽車/工業雷達和5G FWA / CPE的應用。客戶可以利用聯電的毫米波設計套件設計收發器晶片,或整合晶圓專工廠完善的數位和類比IP來加速其毫米波SoC的設計。

關鍵字: 益華電腦(Cadence
相關新聞
Cadence與台積電、微軟合作 以雲端運算縮減IC設計簽核時程
Cadence數位與客製/類比EDA流程 獲台積電N6及N5製程認證
Cadence為Arm CPU行動裝置開發 強化數位流程及驗證套件
Cadence:透過內外兼具的EDA佈局 加速設計流程
Cadence發表iSpatial技術與新數位流程 提升晶片PPA目標
comments powered by Disqus
相關討論
  相關新品
CWFA205: WiFi+BT
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
GPS SiP Module
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
CGPA10x: GPS SiP
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
  相關產品
» 英特爾將神經形態研究系統擴展至1億個神經元
» ST:功能安全將是工業4.0的重中之重
» 伺服器48V新標準正熱 Vicor三相RFM滿足機架電源新挑戰
» 瑞薩電子推出單一封裝的簡化型數位電源模組系列產品
» 智原推出新款最小面積USB 2.0 OTG PHY IP
  相關文章
» Armv8.1-M架構介紹
» EDA雲端化一舉解決IC設計痛點
» 先進製程推升算力需求 雲端EDA帶來靈活性與彈性
» 新型態競爭風雲起 EDA啟動AI晶片新戰場
» RISC-V前進AIoT 商用生態系成形

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw