帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
Cadence IC封裝參考流程 獲得台積電最新先進封裝技術認證
 

【CTIMES/SmartAuto 編輯部 報導】   2020年09月16日 星期三

瀏覽人次:【577】
  

益華電腦(Cadence Design Systems)宣佈,Cadence工具取得台積電最新 InFO 與CoWoS先進封裝解決方案認證,即以RDL為基礎的整合扇出型封裝InFO-R,與採用矽晶中介層(Silicon Interposer)封裝技術的CoWoS-S。透過Cadence與台積電的持續合作,協助客戶在設計超大規模架構與網路應用時,得以藉由高效精簡設計、分析與驗證參考流程來加速產能。

隨著對系統層級功耗、效能與面積 (簡稱PPA) 的重視,技術創新研發人員需創造具備更高效能與最低功耗的功能密集之裝置。為了在設計這些先進封裝時提供更多自動化,Cadence和台積電開發出針對規劃、設計、分析和驗證每項獨特先進封裝技術的流程,提供清晰的路徑以滿足設計PPA目標。

最新參考流程藉由Cadence Allegro封裝佈局技術實現預防與校正設計自動化,提供更有效益的DRC簽核/下線方法。此外,客戶能夠透過Allegro Package Designer Plus新標準InFO技術文件和設計巨集的支援,結合新的設計中DRC驗證,以及由Silicon Layout Option所啟動之先進除氣中的效能提升,實現InFO-R封裝佈線自動化的改善。最後,Cadence Clarity 3D Solver已就3D-EM萃取而通過認證,包括對於為CoWoS-S設計所建立之S參數模型的新支援。

台積電設計建構管理處資深處長Suk Lee表示:「Cadence工具和台積電先進封裝技術相結合的合作成果,有助雙方共同客戶滿足追求更高效能及最低功耗的設計挑戰。我們期待與Cadence繼續合作,以確保客戶能更快將其創新產品推向市場。」

Cadence 客製化IC與PCB事業群資深副總裁暨總經理Tom Beckley表示:「從1990年代早期開始,Cadence就不斷開發以實現先進多晶片封裝設計卓越的工具,並持續與台積電合作開發先進的封裝技術,客戶採用台積電最先進封裝解決方案,將獲得更高的自動化及設計精確性。我們共同的客戶已可運用最新的Cadence與台積電封裝技術,為新興應用建立新設計。」

關鍵字: 3D IC  益華電腦(Cadence台積電(TSMC
相關新聞
Mentor通過台積電最新3奈米製程技術認證
【影片】新聞十日談#3|台積電的4奈米和3D IC
耐能智慧採用Cadence Tensilica IP提升終端裝置邊緣AI效能
Ansys多物理場解決方案 通過台積電3D IC封裝技術認證
為什麼台積的4奈米和3D IC整合服務是亮點?
comments powered by Disqus
相關討論
  相關新品
Arduino Motor Shield
原廠/品牌:RS
供應商:RS
產品類別:PC Board
mbed
原廠/品牌:RS
供應商:RS
產品類別:PC Board
Arduino
原廠/品牌:RS
供應商:RS
產品類別:PC Board
  相關產品
» Xilinx攜手德國馬牌 為自駕車開發首款車用可投產4D成像雷達
» Western Digital拓展WD Purple方案 為影像攝影市場注入AI動能
» 安森美半導體影像感測技術 用於速霸陸新一代ADAS平台
» AMD首推Zen架構的Chromebook行動處理器 繪圖效能提升2.5倍
» 意法半導體STM32WL提供48腳位封裝 打造最佳物聯網連接方案
  相關文章
» 車用雷達IC設計之環境迴圈驗證
» 藉由慣性感測器和機器學習評估老年人跌倒風險
» 零交叉偵測 IC可大幅降低生活家電待機功耗
» BCM將高壓電池轉化至SELV系統
» 具智慧監控之傘架裝置
  相關資源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw