帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證
 

【CTIMES/SmartAuto 編輯部 報導】   2015年04月13日 星期一

瀏覽人次:【5372】

益華電腦(Cadence)的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊(Design Rule Manual, DRM)與SPICE模型認證。

Cadence客製/類比和數位設計實現與signoff工具已獲台積電高效能參考設計認證,能夠為客戶提供在10nm FinFET製程上最快速的設計收斂。這些工具軟體包括:

‧ Encounter數位設計實現系統與Innovus設計實現系統:Encounter 數位設計實現系統已獲得16nm FinFET Plus (16FF+) V1.0認證並通過最新DRM與SPICE模型的10nm認證。Encounter數位設計實現系統提供16nm與10nm製程的關鍵技術,並支援平面規劃、佈局與繞線,具備完善整合的顏色/腳位存取/變異性感知的時序收斂、時脈樹與功耗最佳化。Cadence與台積公司也合作進行Cadence最新發表的Innovus設計實現系統認證,預計於今年四月底完成16FF+ V1.0認證,進一步於六月底完成10nm認證。

‧ Tempus時序Signoff解決方案:此具色彩意識的時序signoff與訊號完整性分析方案支援10nm設計所要求的波形傳遞(waveform propagation)、米勒效應(Miller Effect)、超低功耗、多重曝光與FinFET技術有關的變異性。:

‧ Voltus IC電源完整性解決方案:這是以Cell為基礎、全晶片電源signoff工具軟體,支援包括依據電源網格與電遷移(electromigration,EM)規則的色彩意識佈局曝光技術等10nm設計需求。Cadence signoff解決方案搭配其他產品,可因應10nm製程中設計分析與最佳化的精確需求,包括電壓降幅(IR-drop)與電遷移(EM)、IC晶片與封裝協同分析。

‧ Voltus-Fi客製電源完整性解決方案:此具SPICE準確度(SPICE-accurate)、電晶體級電源signoff工具,可用於類比、記憶體與客製數位IP模塊,支援包括裝置等級10nm EM/IR drop設計需求,諸如「晶片寬度(silicon-width)」EM規則。

‧ Quantus QRC寄生參數擷取解決方案:此高整合性的工具軟體提供高度精準解決方案,當設計實現與signoff時可支援cell-level與transistor-level擷取;以準3D(quasi-3D) FEOL/MEOL模擬、支援多重曝光、多重著色及利用Quantus Field Solver的精準3D模擬,提供領先同級的精準度。

‧ Virtuoso客製IC先進製程平台:這個業界頂尖的客製設計平台為10nm製程需求提供完整的支援,包括多重曝光、基於10nm製程光罩分色的OpenAccess(OA)設計條件設定、考量密度梯度效應的陣列元件佈局與繞線功能、可讓電路設計者在電路圖中指定光罩顏色、在佈局端提供圖型阻斷金屬連線功能、搭配運用Cadence 實體驗證系統(Physical Verification System, PVS)DRC軟體拆解佈局圖分出光罩顏色並回貼原始佈局圖、以及可支援10nm設計的電子意識設計(Electrically Aware Design, EAD)功能。

‧ Spectre模擬平台:Spectre Circuit Simulator、Spectre Accelerated Parallel Simulator(APS)與Spectre eXtensive Partitioning Simulator(XPS)提供支援10nm裝置模型快速且精準的電路模擬。

‧ 實體驗證系統:此全晶片實體驗證系統(PVS)提供多重曝光分解(decomposition)與晶片完成(chip-finishing)解決方案,與Virtuoso客製IC平台和其他Cadence工具軟體整合,可大幅減少重複設計並達成更快速的設計收斂。

‧ Litho Electrical Analyzer:此分析程式整合台積公司10nm佈局依賴效應(Layout Dependent Effects, LDE)引擎提供10nm 台積公司認證Virtuoso-LDE流程,讓客製類比設計人員能夠在設計流程中更早期整合LDE,並加速類比設計聚合。

此外,台積公司的10nm認證單元庫也是運用Cadence Virtuoso Liberate特性分析解決方案與Spectre電路模擬器所建立的。

台積公司設計基礎架構行銷事業部資深協理Suk Lee表示:「我們與Cadence密切地合作認證流程,使彼此的客戶都能夠享受先進FinFET製程技術在效能與功耗方面的改善。Cadence客製/類比、數位設計實現和signoff工具,已為客戶的10nm FinFET設計在減少重複設計並提高可預測性方面做好準備。」

Cadence資深副總裁兼EDA策略長徐季平博士表示:「客戶能夠開始運用10nm FinFET解決方案,克服設計複雜性且更快速上市,而且我們已經在早期採用的客戶身上看到成功的例子。台積公司與Cadence的長期合作為矽晶技術帶來持續進步,而且我們計劃與客戶合作,在最新製程技術的基礎上不斷地創新。」

關鍵字: 10奈米  FinFET  製程技術  DRM  模型認證  益華電腦(Cadence台積電(TSMC台積公司  系統單晶片  EDA 
相關新聞
Cadence和NVIDIA合作生成式AI項目 加速應用創新
Cadence與Arm聯手 推動汽車Chiplet生態系統
Cadence收購BETA CAE 進軍結構分析領域
ADI擴大與TSMC合作以提高供應鏈產能及韌性
臺師大與台積電攜手打造半導體學程 培養更多產業人才
comments powered by Disqus
相關討論
  相關文章
» 開啟邊緣智能新時代 ST引領AI開發潮流
» ST以MCU創新應用潮流 打造多元解決方案
» ST開啟再生能源革命 攜手自然迎接能源挑戰
» ST引領智慧出行革命 技術創新開啟汽車新紀元
» ST:精準度只是標配 感測器需執行簡單運算的智慧功能


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.35.175.174.36
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw