帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
Cadence:透過內外兼具的EDA佈局 加速設計流程
 

【CTIMES/SmartAuto 王岫晨 報導】   2020年05月26日 星期二

瀏覽人次:【1804】
  

一般來說,AI對於EDA工具的影響,多半需要考量兩個部分。EDA工具通常面臨著解決許多難以解決的挑戰,這些挑戰需要利用更先進的方法來加以管理。例如,在佈局和設計路線流程的早期,就先評估大型數位化設計的線路擁擠或可能的錯誤。在這樣的情況下,透過AI或ML可以有助於獲得更好的數據和最佳化的晶片佈局。只不過這些改進對於使用者來說,多半是看不見的,這種工具只能提供更好的結果。而Cadence將這種方式稱為「ML inside」,意思是將ML演算法先行整合到EDA工具之中,來加速設計引擎的效能。

AI對EDA工具的另一個影響,則與設計流程有關。通常晶片設計是一種反覆的過程,設計團隊的許多部門都在共同努力來獲得最佳的結果。為了獲得最佳化的佈局、最完整的驗證、最低的功耗等目標,有很多的試運行將會持續進行,而這樣的過程可能會持續好幾個月。在這種情況下,AI與ML可用於分析每次迭代產生的大量數據,目的是盡可能從給定的迭代或一組迭代中進行學習。該過程可以讓本質變得更聰明,而不是透過更努力地運作來減少設計時間。這是一個全新的過程,因為它看起來可以提高設計流程的效率,Cadence也將此稱為「ML outside」,意思是讓ML作為設計輔助的子系統,來加快生產流程。

為什麼ML對於EDA工具如此的重要,主要在於到目前為止,EDA工具多半具有大量的輸入參數,但是沒有一個參數可以擷取歷史記錄或者學習關於設計工具的使用情況。換句話說,該工具無法對先前使用的方式進行記錄。而ML outside可以改變所有這些現況,進而從本質上創建一種新型的工具流程。

關鍵字: EDA  益華電腦(Cadence
相關新聞
Cadence與台積電、微軟合作 以雲端運算縮減IC設計簽核時程
Cadence數位與客製/類比EDA流程 獲台積電N6及N5製程認證
Cadence為Arm CPU行動裝置開發 強化數位流程及驗證套件
Cadence發表iSpatial技術與新數位流程 提升晶片PPA目標
Cadence優化數位全流程 提供達3倍的生產力並提升結果品質
comments powered by Disqus
相關討論
  相關新品
CWFA205: WiFi+BT
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
GPS SiP Module
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
CGPA10x: GPS SiP
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
  相關產品
» 英特爾將神經形態研究系統擴展至1億個神經元
» ST:功能安全將是工業4.0的重中之重
» 伺服器48V新標準正熱 Vicor三相RFM滿足機架電源新挑戰
» 瑞薩電子推出單一封裝的簡化型數位電源模組系列產品
» 智原推出新款最小面積USB 2.0 OTG PHY IP
  相關文章
» EDA雲端化一舉解決IC設計痛點
» 先進製程推升算力需求 雲端EDA帶來靈活性與彈性
» 新型態競爭風雲起 EDA啟動AI晶片新戰場
» RISC-V前進AIoT 商用生態系成形
» 四大趨勢推升RISC-V架構應用熱度

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw