帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
應用材料推出EUV延展2D微縮與3D閘極全環電晶體技術
 

【CTIMES/SmartAuto 王岫晨 報導】   2022年04月25日 星期一

瀏覽人次:【2396】

應用材料公司推出多項創新技術,協助客戶運用EUV持續進行2D微縮,並展示業界最完整的次世代3D閘極全環電晶體製造技術組合。

繼2010年FinFET問世後,閘極全環 (GAA)電晶體將為晶片業帶來另一次重大設計轉折。創新的材料工程解決方案將提升GAA電晶體的功率和效能。
繼2010年FinFET問世後,閘極全環 (GAA)電晶體將為晶片業帶來另一次重大設計轉折。創新的材料工程解決方案將提升GAA電晶體的功率和效能。

晶片製造商正試圖透過兩個可相互搭配的途徑來增加未來幾年的電晶體密度。一種是依循傳統摩爾定律的2D微縮技術,使用EUV微影系統與材料工程以縮小線寬。另一種是使用設計技術最佳化 (DTCO) 與3D技術,巧妙地藉由最佳化邏輯單元布局來增加密度,而不需要改變微影間距。第二種方法需要使用晶背電源分配網路與閘極全環 (Gate-All-Around, GAA)電晶體,隨著傳統2D微縮技術逐漸式微,未來預計能有效提升邏輯單元密度的比率。這些方法能幫助晶片廠商改善次世代邏輯晶片的功率、效能、單位面積、成本與上市時間 (PPACt)。

應用材料公司半導體資深副總裁暨半導體產品事業群總經理帕布‧若傑 (Prabu Raja)博士表示:「應用材料公司的策略是成為『PPACt推動公司』(PPACt enablement company),因此今天我們發表的七項創新技術,其目的就是要協助客戶運用EUV以持續進行2D微縮。我們也詳細說明GAA電晶體的製造方式與今日的FinFET電晶體有何不同,以及應用材料公司備妥為GAA的製造提供業界最完整的產品組合,包括在磊晶、原子層沉積、選擇性去除材料的新步驟及兩種新整合性材料解決方案 (Integrated Materials SolutionsTM),以產生合適的GAA閘極氧化層與金屬閘極。」

延展2D微縮技術

極紫外光 (EUV) 微影技術的出現,讓晶片製造商得以實現更小的線寬與更高的電晶體密度。然而,晶片製程不斷微縮,使得EUV技術面臨重大挑戰,因而帶動新的沉積、蝕刻與量測技術 (metrology) 需求。

EUV光阻劑顯影後,必須透過一連串的中介層(又稱為轉移層與硬質光罩) 蝕刻晶片圖案,才能將圖案轉移至晶圓上。目前這些薄層都是使用旋轉式技術進行沉積,應材今天推出專為EUV設計的Stensar先進圖案化薄膜 (Advanced Patterning Film),則是使用應材的Precision化學氣相沉積 (CVD) 系統。相較於旋轉式沉積技術,應材的CVD薄膜能協助客戶調整EUV硬質光罩層的厚度並獲得蝕刻彈性,讓轉移至整個晶圓的EUV圖案達到近乎完美的均勻度。

應材也詳述了Sym3 Y蝕刻系統的特殊功能,能讓客戶在相同反應室中蝕刻與沉積材料,以改善要蝕刻到晶圓上的EUV圖案。Sym3反應室會小心地移除EUV光阻劑,再使用特殊方式重新沉積材料,以減少隨機誤差所造成的圖案偏差。改善後的EUV圖案可以提高良率與晶片功率和效能。身為DRAM導體材料蝕刻系統最大供應商,應材的Sym3技術不僅已廣泛應用於記憶體,更迅速獲得晶圓代工/邏輯製程客戶的青睞。

應材也展示了PROVision電子束 (eBeam) 量測技術,可穿透晶片的多層結構,準確量測整個晶圓的EUV圖案線寬,幫助客戶解決邊緣放置 (edge placement) 錯誤,這是其他量測技術無法做到的。在2021年,應材的電子束系統營收成長了將近一倍,並成為電子束技術第一大供應商。

3D閘極全環 (GAA) 電晶體的工程設計

新興的GAA電晶體體現了客戶如何利用3D設計技術和DTCO布局創新來補強2D微縮,因此即使2D微縮技術式微,仍能快速提高邏輯密度。創新的材料工程解決方案也改善了GAA電晶體的功率和效能。

在FinFET中,形成電晶體電氣路徑的垂直通道是藉由微影 和蝕刻形成的,這些製程可能導致通道寬度以及通道表面粗糙程度不均勻,進而對功率和效能產生負面的影響,這是除了鰭高的物理限制外,客戶轉向GAA的主要原因之一。

GAA電晶體類似被旋轉了90度的FinFET電晶體,使通道變成水平狀而非垂直狀。GAA通道是利用磊晶和選擇性材料去除技術所形成,這些技術可讓客戶精確設計寬度和均勻性,以達到最佳的功率和效能。應材推出的第一個產品是磊晶系統,此後即一直是市場領導者。應材在2016年推出Selectra系統時,就開創了選擇性材料去除技術的先河,並且是市場的領導者,至今客戶使用的反應室已超過1,000個。

製造GAA電晶體的主要挑戰之一是,通道之間的空間只有10奈米左右,客戶必須在有限的空間內將多層閘極氧化層 (gate oxide) 和金屬閘極堆疊沉積在通道的四面。

應材針對閘極氧化層堆疊開發了IMS (Integrated Materials Solution) 系統。更薄的閘極氧化層可以產生更高的驅動電流和電晶體效能。然而,較薄的閘極氧化層通常會導致較高的漏電流 (leakage current),從而浪費功耗並產生熱能。應材新的IMS系統將等效氧化厚度縮減1.5埃 (angstrom),使設計者能夠在不增加閘極漏電的情況下提高效能,或者在保持效能不變的情況下將閘極漏電減少10倍以上。此系統它將原子層沉積 (ALD)、熱處理步驟、電漿處理步驟和量測技術整合在一個高度真空的系統中。

應材還展示了用於GAA金屬閘極堆疊工程設計的IMS系統,使客戶能夠改變閘極厚度,以調整電晶體的閾值電壓,滿足從電池供電的行動裝置到高效能伺服器等特殊運算應用的每瓦效能目標。它可在高度真空中執行高精度的金屬ALD步驟,實現預防大氣污染的目標。

關鍵字: EUV  FinFET  應用材料 
相關新聞
調研:2023年前五大晶圓設備商營收微幅下跌1% ASML營收居榜首
應材Sculpta圖案化解決方案 拓展埃米時代晶片製造能力
應用材料發布2024年度第一季營收為 67.1 億美元
應材及東北微電子聯手 為MIT.nano挹注200mm晶圓研製能力
應材與Google合作 推動下一代AR運算平台
comments powered by Disqus
相關討論
  相關文章
» 開啟邊緣智能新時代 ST引領AI開發潮流
» ST以MCU創新應用潮流 打造多元解決方案
» ST開啟再生能源革命 攜手自然迎接能源挑戰
» ST引領智慧出行革命 技術創新開啟汽車新紀元
» ST:精準度只是標配 感測器需執行簡單運算的智慧功能


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.34.203.221.104
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw