帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
新思客製化設計 縮短FinFET設計流程
 

【CTIMES/SmartAuto 王岫晨 報導】   2016年04月19日 星期二

瀏覽人次:【4731】
  

新思科技(Synopsys)發表客製化設計解決方案Custom Compiler,可有效應用在FinFET製程技術,讓客製化設計流程從數天縮短至數小時以提高產能。

新思科技全新自動化視覺輔助 技術,讓FinFET佈局的產能更上層樓
新思科技全新自動化視覺輔助 技術,讓FinFET佈局的產能更上層樓

新思科技以全新自動化視覺輔助(visually-assisted automation) 技術因應客製化設計的挑戰,不但能加速設計流程,同時能減少反覆設計並增加重複利用率為了,讓FinFET佈局(layout)的產能更上層樓。而藉由與業界領先的客戶緊密合作,全新開發的Custom Compiler目前已能運用於晶圓領導廠商的最先進製程節點量產,並支援FinFET製程技術。

新思科技執行副總裁暨設計事業群總經理Antun Domic表示:「隨著SoC設計複雜度與日俱增,現有的客製化設計工具已不敷使用,更徨論要因應FinFET製程複雜的設計規則所帶來的挑戰;Custom Compiler創新的輔助工具將能協助設計人員應付FinFET設計中困難的佈局挑戰,同時大幅提升產能。」

Custom Compiler輔助(Custom Compiler Assistant)是一套有助於提升產能的工具,運用佈局設計人員所熟悉的圖像使用模式(graphical use model),以減少編寫複雜程式碼及限制條件(constraints)。藉由Custom Compiler,無須額外設定便能自動執行例行性及重複性的任務;以下是Custom Complier提供的四種輔助工具:佈局(Layout)輔助、設計中(In-Design)輔助、範本(Template)輔助以及協同設計(Co-Design)輔助。

新思科技執行副總裁暨解決方案事業群總經理Joachim Kunkel說,新思科技的團隊在晶圓製造開發初期便已經接觸到FinFET相關的設計挑戰。我們看到從標準單元(standard cell) 到高效能SerDes等各式IP開發計畫都需大量投入心力於佈局規劃,於是要求Custom Compiler開發團隊專注於改善FinFET佈局的產能。Custom Compiler的佈線輔助功能,讓我們能實際執行新穎的佈局方法論,將許多佈局任務的執行時間從數天縮短至數小時。

關鍵字: FinFET  新思科技  Synopsys 
相關新聞
格芯成立獨資ASICs設計子公司 並重整FinFET發展藍圖
高通推出 10 奈米製程單晶片視覺智慧平台 增強運算功能
聯發科通過7奈米FinFET矽認證 強化ASIC產品布局
建構台灣AI策略鐵三角 國研院與新思簽訂AI合作意向書
格羅方德為IBM提供客製化的14奈米FinFET技術
comments powered by Disqus
相關討論
  相關新品
Lattice MachXO Control Development Kit
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
Lattice ECP3 PCI Express
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
Lattice ECP3 Video Protocol Board
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
  相關產品
» ST:功能安全將是工業4.0的重中之重
» Kneron與新思科技合作推廣低功耗AI IP解決方案
» 伺服器48V新標準正熱 Vicor三相RFM滿足機架電源新挑戰
» 瑞薩電子推出單一封裝的簡化型數位電源模組系列產品
» 智原推出新款最小面積USB 2.0 OTG PHY IP
  相關文章
» 仿真和原型難度遽增 Xilinx催生世界最大FPGA
» 突破數據時代瓶頸 SerDes技術方案是關鍵
» EDA跨入雲端環境新時代
» 人工智慧正在改變EDA的設計流程
» 機器學習實現AI與EDA的完美匹配

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw