帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
創意電子PCIe 3 PHY IP與PLDA EP控制器組合通過合規測試
製程技術為TSMC 28 HPC+

【CTIMES/SmartAuto 陳復霞整理 報導】   2017年03月29日 星期三

瀏覽人次:【5110】

創意電子(GUC)宣布,其TSMC 28HPC+製程低功率PCIe3 PHY IP搭配PLDA的EP控制器,近日已通過PCI-SIG合規測試。這項里程碑讓設計師得以證明他們能夠將極低功率的PCIe3 PHY IP,整合至以28奈米製程技術為目標的裝置。其精簡的面積減少了SoC 晶片大小並降低成本。

創意電子其TSMC 28HPC+製程低功率PCIe3 PHY IP搭配PLDA的EP控制器,近日已通過PCI-SIG合規測試。
創意電子其TSMC 28HPC+製程低功率PCIe3 PHY IP搭配PLDA的EP控制器,近日已通過PCI-SIG合規測試。

GUC PCIe3 PHY提供具有成本效益且功率極低的解決方案,其設計目的是為了滿足當今高速互連的設計需求。它以GUC經過驗證的高速SerDeS技術為基礎,其效能優於 PCI-SIG Base所制訂的規格,可適用於更廣泛的應用。PCIe3 PHY為GUC固態硬碟 (SSD) ASIC平台中的關鍵組件。

PCI Express與介面IP解決方案廠商PLDA,提供健全且已通過PCI-SIG合規測試及認證的產品。PCI-SIG為擁有並管理開放產業標準PCI規格的聯盟,此聯盟根據PCI-SIG維護的系統及其他PCIe產品的主要製造商,執行合規測試及產品驗證。這項嚴格的測試流程包括各種PC硬體產品的相互操作性測試、交換層與資料鏈接測試、實體層測試及組態測試。創意電子總經理陳超乾博士表示:「此項認證測試為SSD儲存裝置客戶帶來信心,確保他們的ASIC裝置具有優異的運算能力、效能及面積效益。此外,我們也看到快閃記憶體應用市場對 PCIe3 IP 的強烈需求。」

GUC內部研發的IP產品組合包括記憶體介面 (DDR/ONFI)、高速序列介面 (SerDes)、資料轉換器、硬化ARM核心、多媒體及基礎IP (元件庫、I/O、SRAM)。GUC的IP生態系統極具靈活性,能與來自GUC、台積電及其他廠商的IP共同合作,建立廣泛的設計方案。為完善產品品質,GUC IP皆通過矽驗證,並以可製造性、測試及產量為設計基礎。

關鍵字: EP控制器  PCIe3  ssd(Solid State Drive, 固態硬碟合規測試  創意電子(GlobalunichipPLDA  台積電(TSMCGUC 
相關新聞
Microchip擴大與台積電夥伴關係 日本建立專用40奈米製程產能
台積電攜手半導體中心 培育碩博士實作研究高階人才
ADI擴大與TSMC合作以提高供應鏈產能及韌性
臺師大與台積電攜手打造半導體學程 培養更多產業人才
台積擴資本支出達280~300億元 補助供應商加速減碳
comments powered by Disqus
相關討論
  相關文章
» 新一代4D成像雷達實現高性能
» 2024年嵌入式系統的三大重要趨勢
» 利用微小型溫濕度感測器精準收集資料
» MCX A:通用MCU和FRDM開發平台
» 使用Microchip Inductive Position Sensor(電感式位置感測器)實現高精度馬達控制


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.191.228.88
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw