帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Cadence數位解決方案協助創意電子完成1.8億邏輯閘SoC設計
 

【CTIMES/SmartAuto 編輯部 報導】   2014年10月21日 星期二

瀏覽人次:【4247】

創意電子採用Cadence Encounter數位設計實現系統在台積16奈米FinFET Plus製程完成首件量產設計定案

益華電腦(Cadence)與創意電子宣布,創意電子在台積電16nm FinFET Plus (16FF+)製程上,採用Cadence Encounter數位設計實現系統完成首件高速運算ASIC的設計定案(tape-out)。創意電子結合16FF+製程的效能優勢並採用Cadence數位解決方案,可讓這個ASIC的操作時序提升18%、而且功耗減少28%,在其應用的系統上更可以達到兩倍的效能。

創意電子運用Encounter數位設計實現系統解決16FF+的設計實現挑戰,包括雙重曝光和FinFET設計規則檢查(DRC)、時序和電流變異性,以及處理量要求。

創意電子總經理賴俊豪表示:「創意電子身為ASIC設計的先鋒,必須要能及時將非常複雜的設計提交給客戶,Cadence的工具和團隊在這方面提供了充分的協助。Cadence在台積電先進製程的豐富經驗讓我們選擇與Cadence共同研發旗下設計。在完成這首次16FF+產品設計定案前,我們也已經運用Cadence方案完成數個16nm測試晶片並且獲得非常好的量測結果。藉由Cadence與創意電子團隊的通力合作,我們才能達成在3個月完成1.8億邏輯閘生產設計定案的目標。」

Cadence數位暨簽核部門資深副總Anirudh Devgan表示:「Encounter數位設計實現系統的設計能為超過1億(100M+)instance高效能和低功耗設計提供最有效率的方法。」他表示Encounter系統已獲台積電運用於16FF+製程的認證,讓Cadence的客戶在先進製程上快速達成設計定案更有信心。

Encounter系統產品特色

*正確建構、完善的雙重曝光和涵蓋平面規劃、配置、以及繞線至電子和物理簽核的FinFET流程

*與Cadence的Litho Physical Analyzer和CMP Predictor完美整合,達成可製造性設計(design for Manufacturing,DFM)

*採用大量平行的多執行緒(Multi-threaded)GigaOpt和NanoRoute技術,有效掌控DRC規則和設計尺寸

*改善SoC效能和功耗的GigaOpt先進晶片內變異(advanced on chip variation,AOCV)和佈線導向設計

關鍵字: ASIC  SoC設計  16FF+  FinFET Plus  益華電腦(Cadence創意電子(Globalunichip台積電(TSMC系統單晶片 
相關新聞
Cadence和NVIDIA合作生成式AI項目 加速應用創新
Cadence與Arm聯手 推動汽車Chiplet生態系統
聯發科展示前瞻共封裝光學ASIC設計平台 為次世代AI與高速運算奠基
Cadence收購BETA CAE 進軍結構分析領域
ADI擴大與TSMC合作以提高供應鏈產能及韌性
comments powered by Disqus
相關討論
  相關文章
» 開啟邊緣智能新時代 ST引領AI開發潮流
» ST以MCU創新應用潮流 打造多元解決方案
» ST開啟再生能源革命 攜手自然迎接能源挑戰
» ST引領智慧出行革命 技術創新開啟汽車新紀元
» ST:精準度只是標配 感測器需執行簡單運算的智慧功能


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.34.228.240.6
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw