帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
2.5D堆疊技術!賽靈思推出全球最高容量FPGA
 

【CTIMES/SmartAuto 丁于珊 報導】   2011年10月26日 星期三

瀏覽人次:【4377】

美商賽靈思(XILINX)利用首創的2.5D堆疊式矽晶互聯技術,推出全球最高容量的FPGA-Virtex-7 2000T,超越摩爾定律對單顆28奈米FPGA邏輯容量的限制。

賽靈思利用首創的2.5D堆疊式矽晶互聯技術,推出全球最高容量的FPGA-Virtex-7 2000T。 BigPic:400x300
賽靈思利用首創的2.5D堆疊式矽晶互聯技術,推出全球最高容量的FPGA-Virtex-7 2000T。 BigPic:400x300

Virtex-7 2000T是首款採用2.5D IC堆疊技術的應用,此技術將四顆獨立的FPGA晶粒在被動式矽中介層(passive silicon interposer)互連,克服多個晶粒層層堆疊所衍生的功耗與可靠度問題,打造出高容量單顆可編程邏輯元件。其內含68億個電晶體,提供高達200萬個邏輯單元,等同於2000萬個ASIC邏輯閘,比其他同類型元件容量多出兩倍。此外,賽靈思與台積電合作,採用其28奈米HPL製程技術,使功耗低於約30瓦,比其他同類元件少50%。

由於現有的高容量ASIC開發時間長、多晶片系統、功耗高等情況,加上28奈米客製化IC動輒6000萬的高成本,為客戶帶來不利的影響。Virtex-7 2000藉由去除電路板上不同IC的I/O介面,有效的降低系統整體功耗。且由於使用較少IC,客戶還能降低材料清單、測試及開發週期成本。

賽靈思全球品質控管和新產品導入資深副總裁暨亞太區執行總裁湯立人表示,新產品提供快速的系統整合,其高效能及靈活的硬體模擬系統,加快ASIC系統的原型開發與模擬作業,縮短上市時程。

Virtex-7 2000目前已經開始供貨,其主要市場為有線通訊及儲存區域網路。湯立人表示,採用2.5D IC堆疊技術的FPGA打破傳統的線性整合模式,將整合度提升至全新境界,提供客戶更多優勢,希望未來能加速取代ASIC與ASSP元件。

關鍵字: FPGA  ASIC  ASSP  摩爾定律  Xilinx(賽靈思湯立人 
相關新聞
聯發科展示前瞻共封裝光學ASIC設計平台 為次世代AI與高速運算奠基
Intel成立獨立FPGA公司Altera
AMD助日本新幹線營運商JR九州AI軌道檢測解決方案
萊迪思以中階FPGA系列產品 推動AI創新時代
AMD的Kria K24 SOM滿足工業及商業應用 加速邊緣創新
comments powered by Disqus
相關討論
  相關文章
» 使用PyANSYS探索及優化設計
» 隔離式封裝的優勢
» MCU新勢力崛起 驅動AIoT未來關鍵
» 功率半導體元件的主流爭霸戰
» NanoEdge AI 解決方案協助嵌入式系統開發應用


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.34.204.177.148
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw