账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 陳盈佑报导】   2009年07月13日 星期一

浏览人次:【3601】

瑞萨科技发表SiP Top-Down设计环境之开发作业,可在开发系统级封装(SiP)时提升效率,将多个芯片如系统单芯片(SoC)装置、MCU及内存等结合至单一封装。此设计环境采用由上向下(预测型)设计方式,可在设计的初始阶段检查各项关键特性,例如设计质量及散热等。

SiP Top-Down设计环境整合并优化多项工具,包括可整合至SiP产品中的芯片信息数据库,以及基板布局工具。此环境提供可在设计工具间传送数据的用户接口,以提升易用性与弹性,并提供可自动执行作业的设计环境,例如在电路仿真时进行分析。由于具备上述先进功能,将可在初始设计时间针对可能大幅影响开发新SiP所需时间的项目执行检测作业,例如分析电子特性以确保讯号质量(Signal Integrity)以及散热功能的热分析等。结果将可提升设计质量并使开发时程减半。

由于SiP将多个芯片如SoC、MCU及内存等结合至单一封装,因此封装基板配置与线路的设计比单芯片(SoC)装置来得更为复杂。另外,由于内存速度与容量日趋提升,因此确保SiP中各芯片之间的讯号质量也非常重要,而由于功耗亦日益提升且发热密度亦随着速度而增加,因此足够的散热能力也非常关键。上述两项因素成为SiP设计非常重要的面向。因此,为了达到更快速的SiP开发能力,如何尽可能有效地确保讯号质量并检查散热效能就成为最主要的关键。

瑞萨科技过去采用项目系统来发现问题并拟定对策,以提升设计效率并降低SiP产品的生产成本。因此得以缩短封装基板设计的时间,并降低与基板制造及SiP测试的相关成本。新开发的SiP Top-Down设计环境符合大幅提升SiP设计质量并缩短开发时程之方法的需求。它采用由上向下的设计方法,在SiP设计初始阶段进行各种特性的检测作业,取代传统在完成封装基板设计后的SiP设计程序后期,进行分析讯号质量及散热性能的back annotation(解析型)设计方法。它采用整合的设计数据库及通用用户接口,可在电路仿真时进行自动化分析及其他作业。

關鍵字: SiP  Renesas  电子逻辑组件 
相关产品
Nordic Semiconductor推出全新端至端蜂巢式物联网解决方案nRF91系列SiP
u-blox推出ALEX-R5微型蜂巢式模组 以SiP封装升级定位装置精准度
贸泽电子12月发表产品
贺利氏三大新品亮相半导体展 广泛应用於各式工业需求
Silicon Labs新型IoT Wi-Fi 元件使功耗减半
  相关新闻
» 筑波科技携手LitePoint共创5G、Wi-Fi 7、UWB无线通讯新境界
» 工研院秀全球最灵敏振动感测晶片 可测10奈米以下振动量
» 安立知以全方位无线通讯方案引领探索6G时代
» 再生能源成长创新高 但发展程度并不平均
» 意法半导体突破20奈米技术屏障 提升新一代微控制器成本竞争力
  相关文章
» 使用Microchip Inductive Position Sensor(电感式位置传感器)实现高精度马达控制
» 以霍尔效应电流感测器简化高电压感测
» ESG趋势展??:引领企业迈向绿色未来
» 智慧家居大步走 Matter实现更好体验与可靠连结
» 车载软体数量剧增 SDV硬体平台方兴未艾

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T955BXMSTACUKW
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw