帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
Cadence推出Palladium Z1硬體驗證模擬平台
開創資料中心級硬體模擬的新時代

【CTIMES/SmartAuto 編輯部報導】   2015年11月18日 星期三

瀏覽人次:【4808】

益華電腦(Cadence Design Systems)發表Cadence Palladium Z1硬體驗證模擬(emulation)平台,這是資料中心級(datacenter-class)硬體模擬系統,與前一代產品相比,可提供5倍的更高硬體模擬處理能力;若與最接近的競爭產品相比,工作負載效率平均提升了2.5倍。擁有企業級的可靠度與可擴充性,Palladium Z1平台最多可執行2304個平行任務,並能擴充至92億個邏輯閘。由於硬體模擬技術可有效被全球各地的設計團隊用來驗證日趨複雜的系統單晶片(SoC),Palladium Z1平台將能因應市場對於硬體模擬技術的持續成長需求。

新款Palladium Z1硬體驗證模擬平台擁有從IP模塊到完整系統單晶片的資料中心級硬體模擬可擴充性,最高容量可達92億個邏輯閘
新款Palladium Z1硬體驗證模擬平台擁有從IP模塊到完整系統單晶片的資料中心級硬體模擬可擴充性,最高容量可達92億個邏輯閘

NVIDIA工程技術總監Narenda Konda表示:「要設計與驗證我們的超高複雜度元件,我們需要採用硬體模擬這類的先進工具才能實現快速且可靠的系統開發。Palladium Z1平台在小型的尺寸架構內,可協助處理我們十億個邏輯閘設計的容量以及複雜的除錯與先進的多重使用者功能,讓我們的團隊可如期開發高品質的新一代GPU與Tegra SoC的設計。」

Palladium Z1硬體驗證模擬平台是可實現最大利用率的真正資料中心資源,它採用機架式(rack-based)刀鋒(blade)架構,與Palladium XP II平台相比,可提供企業級的可靠度、92%的較小佔位面積、以及8倍的更高邏輯閘密度。透過最佳化硬體模擬資源的利用率,Palladium Z1平台可提供獨特的虛擬目標重新分配(relocation)功能,並能在執行期間將有效負載配置至可用資源,以避免重新編譯(re-compiles)作業。運用其獨特的大量式平行處理器架構,與最接近的競爭產品相比,Palladium Z1平台可提供使用者4倍的分配精細度(granularity)。

華為海思半導體圖靈(Turning)處理器業務部副部長刁焱秋表示:「針對我們的先進SoC設計,正面臨著來自數十個不同的設計專案、以及數千個規模各異的驗證負載需求。由於具備資料中心級運算資源的可靠度,Palladium Z1平具備多重使用者功能以及可擴充性,從小型的400萬邏輯閘驗證有效負載到數十億邏輯閘的設計都可適用,讓我們能在緊湊的開發時程內確保系統的功能性。」

Cadence副總裁暨系統與驗證部門總經理Daryn Lau表示:「現在設計人員必須在緊湊的計畫時程內面臨不斷成長的驗證複雜度,並滿足品質、軟/硬體整合、與功率消耗等需求。在此趨勢驅動下,每隔兩年我們都看到了客戶希望將可用的硬體模擬容量增加一倍的要求。Palladium Z1是我們System Development Suite的重要支柱之一,設計團隊終於能將硬體模擬作為資料中心中的運算資源,就像軟體模擬所用的刀鋒伺服器運算中心一樣,同時能縮短開發時程,並實現更多的驗證自動化設計,以因應驗證對終端產品上市時程的日益重要影響性。」(編輯部陳復霞整理)

產品特色

1. 與Palladium XP II平台相比,每個硬體模擬週期僅需要不到三分之一的功率消耗。這是因為它能夠在單一工作站上實現44%的功率密度降低、平均2.5倍的更佳系統利用率與平行使用者數量、5倍的更佳工作排序週轉時間、以及每小時1.4億個邏輯閘的編譯次數,並能提供優異的除錯深度與上傳速度。

2. 利用獨特的虛擬目標重新分配功能,可完整虛擬化外部介面。這能實現真實世界元件以及Virtual JTAG這類虛擬化周邊的正確遠端存取。亦有支援USB和PCI-ExpressR介面的預整合硬體模擬開發套件(Emulation Development Kit),以提供建模準確度、高效能與遠端存取。結合了利用虛擬驗證機器(Virtual Verification Machine)功能的資料庫虛擬化技術,能夠讓多個使用者有效率地離線存取硬體模擬的執行結果。

3.高通用性,可提供數十種使用模式,包括執行軟體負載的電路硬體模擬(ICE)、可在軟體模擬和硬體模擬間熱交換的模擬加速、採用Cadence Joules RTL功率估算的動態功率分析、基於IEEE 1801和Si2 CPF的功率驗證、閘級加速與硬體模擬、並能以50倍的標準硬體模擬效能執行ARM-based SoC的OS啟用。

4. 能與Cadence系統開發套裝無縫整合,包括軟體模擬加速用的Incisive 驗證平台、驗證規劃和統一指標追蹤用的Incisive vManager、先進硬體/軟體除錯用的Indago除錯分析工具與嵌入式軟體應用程式、加速與Assertion-Based的驗證IP、具備通用編譯器的Protium FPGA-based原型設計平台、以及多重引擎系統使用案例測試用的Perspec系統驗證工具。

關鍵字: 硬體驗證  模擬平台  邏輯閘設計  益華電腦(Cadence益華電腦(Cadence應用軟體類 
相關產品
Cadence推出全新Certus設計收斂方案 實現十倍快全晶片同步優化簽核
Cadence推出Optimality Explorer革新系統設計 以AI驅動電子系統優化
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證
Cadence推出Tensilica浮點運算DSP系列 為運算密集應用提供可擴充效能
擴大支援高階AI影像應用 Cadence新DSP IP鎖定手機與車用裝置
  相關新聞
» Seagate發布再生能源使用及實踐永續循環成效
» 宜鼎獨創MIPI over Type-C解決方案突破技術侷限,改寫嵌入式相機模組市場樣貌
» 英業達以AI科技實踐永續 攜手台大保護雲霧林生物多樣性
» 震旦研發ESG綠色報表 協助企業綠色減碳
» 研華AIoV智慧車聯網解決方案 打造智慧交通與商用車國家隊
  相關文章
» Arduino IDE 2.3來囉 程式再也不怕Bug了!
» Arduino結盟Silicon Labs深擁Matter協定
» 智慧宅重新定義「家」的樣子
» MIC:CES 2024五大重要趨勢
» 2024年四大科技與資料儲存趨勢展望

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.15.202.4
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw