思源科技 （SpringSoft）於日前宣佈，發表ProtoLink Probe Visualizer，這款產品可提升設計能見度，同時簡化 FPGA 原型板的偵錯作業。新推出的 Probe Visualizer 採用創新的專利互連技術與軟體自動增強功能，搭配Verdi HDL 偵錯平台，將可縮短現有或客製化設計原型板的驗證時程，還可提高FPGA 原型板的投資報酬率而將其運用在SoC設計的早期檢驗階段。
由於原型板的速度快與成本低廉，已被廣泛運用來驗證關鍵設計模組或整套系統是否正確運作。然而，原型板向來設置不易，且缺乏訊號能見度，因此在研發過程中，機板配置作業經常延誤，或侷限於使用在開發階段的後段。思源科技的 這項新產品Probe Visualizer，將能夠探測眾多訊號並儲存大量時脈週期，且能透過迅速的探測ECO流程新增/改變訊號，同時運用思源科技的 Verdi自動化偵錯系統，加速暫存器轉換階層 (RTL) 的設計偵錯作業，解決了上述窘境。
思源科技驗證技術與產品事業群副總經理許有進博士表示，隨著 FPGA 的容量與效能益趨龐大且出色，越來越多的企業轉用 FPGA 原型方法進行系統層驗證作業。然而，設計複雜性與偵錯能力仍是妨礙原型配置的關鍵因素。Probe Visualizer 減輕原型研發人員與 SoC 團隊沉重的驗證負擔。這款產品使用以軟體為基礎的直覺式方法，達到高水準的設計能見度；從早期 RTL 設計階段到最後的設計實現階段，協助設計者更輕鬆地進行原型板偵錯作業。
