<
帳號：
密碼：

討論新聞主題﹕Cadence新一代矽前硬體除錯平台與軟體驗證系統 提升1.5倍效能

新聞 提要
電子設計大廠益華電腦(Cadence Design Systems, Inc.)發表新一代Cadence Palladium Z2硬體驗證模擬平台與原型驗證系統Protium X2，以應對爆炸性增長的系統設計複雜性和上市時間的壓力。 新產品利基於Cadence先進的Palladium Z1硬體模擬和Protium X1原型開發平台為基礎，可為業界目前最大的數十億邏輯閘系統單晶片提供最高生產量的矽前硬體除錯和軟體驗證。Cadence將兩產品統稱為「動力雙重奏(dynamic duo)」系統，其兩者編譯器和外部硬體介面緊密整合，且硬體驗證模擬處理器和Xilinx UltraScale + VU19P FPGA皆提供了比其前一代產品高達2倍的容量和1.5倍的效能增進，讓Cadence客戶可以在更大的晶片上以更少的時間獲得更多的驗證週期

發表新主題
主題：
文章內容：
  確認碼:  
  一般討論區
一般討論區
新聞報導論壇
活動消息論壇
專欄評析
零組件科技論壇
產業新品中心
  應用論壇區
文章論述論壇
軟體應用論壇
產品應用論壇
Microchip數位電源討論區─贏取大獎
  技術應用區
電子技術類：
電腦科技類：
網際科技類：
軟體資源類：
 
刊登廣告 ｜ 新聞信箱 ｜ 讀者信箱 ｜ 著作權聲明 ｜ 隱私權聲明 ｜ 本站介紹
︱ Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw