CEVA發表新款處理器CEVA-X2 DSP

2016年08月04日 星期四
【科技日報編輯部報導】

針對先進智慧互聯設備的全球訊號處理IP授權許可廠商CEVA公司發表新款CEVA-X2 DSP處理器,此小型的高效處理器解決方案專為LTE-Advanced Pro及5G智慧手機的多載波、多標準數據機設計中極為複雜的PHY控制任務而設計。

新型CEVA-X2 DSP實現高效的多重RAT PHY控制處理任務,為LTE-Advanced Pro和5G數據機提供解決方案。
新型CEVA-X2 DSP實現高效的多重RAT PHY控制處理任務,為LTE-Advanced Pro和5G數據機提供解決方案。

CEVA-X2結合了強大DSP性能及有效的「控制」功能,包括減少代碼長度和週期數,並結合先進的「系統控制」功能,例如提供具快取一致性及自動化硬體加速管理功能的多處理器支援。在DSP的重點在於PHY的控制處理之先進數據機工作負荷當中,像是PHY資料路徑任務中的逐個通道測量及解碼,並不需要在DSP上進行,CEVA-X2可提供比CEVA-X4 DSP改進30%至65%的晶片尺寸效率和改進10%至25%的功耗。CEVA-X2適用於在PHY和MAC執行其他一系列的通訊標準,例如IEEE 802.15.4g、ZigBee、Thread、電力線通訊(PLC)等,為這些用例提供了結合出色功耗效率和小型晶片尺寸的優勢。

CEVA無線事業部副總裁暨總經理Michael Boukaya表示:「創新的CEVA-X架構框架可消除企業在開發下一代數據機所面臨的DSP『設計差距』,其中包括了針對LTE-Advanced Pro和5G標準的產品。許多現有的DSP架構根本不具備足夠性能來有效滿足這些高階應用的需要,然而CEVA-X2 DSP帶來的強大功能為多重RAT PHY控制處理任務所面臨的關鍵挑戰提供了解決方案,即使是最複雜的應用案例,都能確保提供卓越性能和功耗效率。」

CEVA-X2具有64位元的SIMD數據路徑並支援五路 VLIW指令,以及一個十級的流水線,還支援定點運算和浮點運算操作。DSP配備了不亞於目前市面上最佳控制器的高階功能,其中包括專用的32位元零延遲指令集架構(Instruction Set Architecture, ISA)、32位元硬體除法和乘法、動態分支預測和超快上下文交換。


關鍵字: 處理器   數據機   PHY   DSP ( 數位訊號處理器 )   定點運算   浮點運算   CEVA   網際軟體發展工具