帳號:
密碼:
相關物件共 403
Cadence全新Clarity 3D瞬態求解器 加速系統級EMI模擬達10倍 (2020.10.19)
益華電腦(Cadence Design Systems, Inc.)宣布推出系統級模擬解決方案Cadence Clarity 3D瞬態求解器(Transient Solver),進一步擴展其系統分析產品線,相較傳統3D電磁場求算器,此解決方案能以高達10倍快的速度解決電磁干擾(EMI)系統設計問題,及提供無限制的處理容量
Cadence GDDR6 IP產品獲台積電N6製程認證 (2020.10.12)
電子設計大廠益華電腦(Cadence Design Systems, Inc.)宣佈,其GDDR6 IP獲得台積電6奈米製程(N6)矽認證,可立即用於N6、N7與還有即將到來的N5製程技術。GDDR6 IP由Cadence PHY和控制器設計IP與驗證IP(VIP)所組成,目標針對超高頻寬的記憶體應用,包括超大型運算、汽車、5G通訊及消費性電子,特別有關於人工智慧/機器學習(AI/ML)晶片中的記憶體介面
TI攜手Cadence 簡化類比電源和訊號鏈電路模擬 (2020.09.29)
一般都會期望硬體工程師能在緊迫的專案時間內交付成果。也就是說,電路和系統設計人員必須使用一切工具來打造精確的、可靠的設計方案,使成果在第一次運作時就能有著良好成效
車用雷達IC設計之環境迴圈驗證 (2020.09.23)
本文聚焦於感測器實現數位部分的驗證,但這個環境迴圈方法可以容易延伸到驗證混合訊號和RF設計。
Cadence IC封裝參考流程 獲得台積電最新先進封裝技術認證 (2020.09.16)
益華電腦(Cadence Design Systems)宣佈,Cadence工具取得台積電最新 InFO 與CoWoS先進封裝解決方案認證,即以RDL為基礎的整合扇出型封裝InFO-R,與採用矽晶中介層(Silicon Interposer)封裝技術的CoWoS-S
全新PSpice for TI運用系統級電路模擬和驗證 縮短產品上市時間 (2020.09.15)
德州儀器(TI)近日發佈益華電腦股份有限公司(Cadence Design Systems Inc.)的 PSpice 模擬器新型定製版本。此版本讓工程師可自由對TI電源和訊號鏈產品進行分析,模擬複雜的類比電路
耐能智慧採用Cadence Tensilica IP提升終端裝置邊緣AI效能 (2020.09.07)
益華電腦(Cadence Design Systems)宣佈,終端人工智慧方案商耐能智慧 (Kneron)已將Cadence Tensilica Vision P6數位訊號處理器(DSP),整合到其專門針對人工智慧物聯網(AIoT)、智慧家庭、智慧監控、安全、機器人及工業控制應用的新一代晶片KL720中
掃除導熱陰霾 拉近IC與AI的距離 (2020.09.03)
不論是處理器或終端應用晶片,都面臨散熱的嚴峻挑戰,未來晶片設計也顯現高度整合與智慧化的發展趨勢。
高效能運算當道 低功耗設計為虎添翼 (2020.08.31)
無論行動裝置或者工業生產設備,一致的發展趨勢都是高效能運算。但高效能運算能否再往更高的目標發展,取決於能否有效降低功耗。
NXP:功耗是選擇元件最重要的標準 (2020.08.27)
由於人工智慧物聯網等高效能運算技術,得益於神經網路技術的進步,機器學習不再侷限於超級電腦的世界了。如今智慧型手機應用處理器可以執行AI推論,用於實現影像處理和其他複雜的功能
新唐科技利用Cadence Palladium Z1硬體驗證平台 加速MCU設計 (2020.08.23)
益華電腦(Cadence Design Systems)宣佈,新唐科技 (Nuvoton)採用Cadence Palladium Z1企業級硬體驗證模擬平台,以加速其工業及消費者應用程式之微控制器 (MCU) 的設計開發。與過去的解決方案相比,新唐科技使用Palladium Z1硬體驗證平台完成更快速的軟硬體整合,將作業系統啟動模擬時間從4天減少到只需60分鐘
NXP推出基於MCU的Glow神經網路編譯器 實現邊緣機器學習 (2020.08.06)
恩智浦半導體(NXP Semiconductors N.V.)發表eIQ機器學習(ML)軟體對Glow神經網路(Neural Network;NN)編譯器的支援功能,針對恩智浦的i.MX RT跨界微控制器,實現佔用較低記憶體並更高效能的神經網路編譯器應用
Cadence與聯電完成28奈米HPC+製程先進射頻毫米波設計流程認證 (2020.07.23)
聯華電子宣布Cadence毫米波(mmWave)參考流程已獲得聯華電子28奈米HPC+製程的認證。透過此認證,Cadence和聯電的共同客戶可利用整合的射頻設計流程,加速產品上市時程。此完整的參考流程是基於聯電的晶圓設計套件(FDK)所設計的
EDA雲端化一舉解決IC設計痛點 (2020.07.03)
今年六月,EDA龍頭廠商Cadence和Synopsys更同時宣布與台積電、微軟策略合作,採用微軟Azure雲端平台以加速IC設計流程的合作計畫,顯見EDA已正式進入雲端化時代。
雲端部署引領IC設計邁向全自動化 (2020.07.01)
IC設計業者要搶占車用、通訊或物聯網等熱門市場,以強大運算力實現快速驗證與設計已不足夠,部署彈性和整合資源將成為開發的關鍵考量,雲端部署會是重要的一步棋
先進製程推升算力需求 雲端EDA帶來靈活性與彈性 (2020.06.30)
次世代先進製程的晶片開發有很高的算力需求,因此企業開始採取具備彈性拓展與使用靈活性優勢的雲端解決方案。
Cadence與台積電、微軟合作 以雲端運算縮減IC設計簽核時程 (2020.06.17)
益華電腦(Cadence Design Systems, Inc.)宣佈與台積電及微軟三方合作之成果。該合作的重點是利用雲端基礎架構來縮短半導體設計簽核時程。透過此合作,客戶將可藉由微軟 Azure上的Cadence CloudBurst平台,採用台積電技術的Cadence Tempus時序簽核解決方案及Quantus提取解決方案,獲得加速完成時序簽核的途徑
內外兼顧的EDA設計新思維 (2020.06.08)
許多的電子運算設備都已經導入了機器學習的能力。隨著AI應用規模不斷提高,EDA工具也將更為蓬勃發展。
Cadence數位與客製/類比EDA流程 獲台積電N6及N5製程認證 (2020.06.08)
全球電子設計廠商益華電腦(Cadence Design Systems, Inc.)宣佈,為台積電N6及N5製程技術提供優化結果,增強其數位全流程及客製/類比工具套裝。Cadence工具套裝運用於台積電最新N6及N5製程技術,已通過台積電設計規則手冊(DRM)及SPICE模型認證
Cadence為Arm CPU行動裝置開發 強化數位流程及驗證套件 (2020.06.02)
電子設計商益華電腦(Cadence Design Systems, Inc.)宣布擴大與Arm的長期合作關係,強化以Arm Cortex- A78和Cortex-X1 CPU為設計基礎的行動裝置開發。為了推動Cortex-A78和Cortex-X1的採用,Cadence提供了全面的數位化全流程快速採用套件(RAK),幫助客戶在功耗、性能和面積(PPA)上進行最佳化,並提高整體設計生產力


     [1]  2  3  4  5  6  7  8  9  10   [下一頁][下10頁][最後一頁]

  十大熱門新聞
1 ROHM推出雙通道CMOS運算放大器 高抗雜訊力銳減降噪零件
2 Microchip擴展馬達控制產品及設計生態系統 簡化系統開發工作
3 工業設計與傢俱結合 drylin免上油直線滑軌使滑動延伸更順暢
4 艾訊推出ATX工業級主機板IMB525R 搭載Intel Xeon與ECC記憶體
5 安森美全新CMOS全局快門影像感測器 用於機器視覺和MR應用
6 ST多彈性可配置雙通道I/O-Link和SIO雙模收發器簡化感測器連線
7 ROHM推出1cm2超小型車電MOSFET 滿足設備高密度需求
8 Microchip全新PIC24F微控制器 整合低功耗動畫顯示功能
9 HOLTEK推出HT66F2030小封裝MCU
10 是德與聯發科達成3GPP第16版標準實體層互通性開發測試

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw