CTIMES - 新思科技

聯華電子採用新思科技IC Validator (2013.03.18)
新思科技(Synopsys)宣布，聯華電子(United Microelectronics Corporation)採用新思科技IC Validator實體驗證(physical verification)解決方案，於其28奈米製程節點之微影(lithography)熱點(hot-spot)檢核

新思科技(Synopsys) 推出完整的Audio IP次系統 (2012.04.16)
新思科技(Synopsys) 推出完整的Audio IP次系統新思科技推出當前業界最完整的Audio IP次系統(Subsystem)解決方案，以協助設計工程師加速設計之軟硬體整合，降低設計風險，提升產品開發的整體效能

思源與新思科技運用偵錯技術加速通訊協定驗證 (2012.03.12)
思源科技（SpringSoft Inc.）與新思科技（Synopsys Inc.），日前共同宣布他們建立思源Verdi自動偵錯系統與新思的通訊協定分析器（Protocol Analyzer）之間的緊密連結。作為Synopsys Discovery VIP家族的一部分，新思的通訊協定分析器能讓工程師快速了解、鑑別設計中的通訊協定並進行除錯

新思科技宣佈與ARM簽署處理器模型協定 (2011.11.06)
新思科技（Synopsys）與安謀國際（ARM）近日宣布一項授權協定，新思科技可搭配銷售ARM的Fast Models並開發ARM Cortex系列處理器（processors）的模型（models）。針對以ARM技術為主的設計，透過使用ARM的模型搭配新思科技的DesignWare TLM、SystemC TLM程式庫及VirtualizerTM工具組進行虛擬原型的建造，設計人員可加速嵌入式軟體開發

新思科技發表提供超過600個系統模型之入口網站 (2011.11.06)
新思科技（Synopsys）近日發表針對使用轉換層級模型（transaction-level model，TLM）技術所建立的入口網站─TLMCentral，該網站集結來自半導體IP大廠、軟體工具廠商、服務公司及大學所提供之免費及商用的一般SoC元件系統層級模型的相關資訊

新思科技與聯電合作開發出高品質DesignWare IP (2011.10.26)
新思科技（Synopsys）近日宣佈擴大合作關係，共同開發用於聯電28奈米HLP Poly SiON製程之DesignWare IP。新思科技進一步擴展先前在聯電40及55奈米製程上的成功經驗，計畫將經過驗證之DesignWare嵌入式記憶體（embedded memories）及邏輯庫（logic library）用於聯電28奈米HLP Poly SiON製程技術中

賽靈思與新思科技聯手推出首部設計方法手冊 (2011.03.15)
美商賽靈思（Xilinx, Inc.）近日宣布，與新思科技聯手推出FPGA原型方案設計方法手冊（FPMM），這本實用指南將介紹如何運用FPGA作為系統單晶片（SoC）的開發平台。FPMM手冊收錄各家公司的工程團隊在設計與驗證方面的寶貴經驗，這些公司包括BBC Research & Development、Design of System on Silicon, S

巨有與新思推出65nm到40nm製程之SoC方案 (2011.01.31)
新思科技（Synopsys）於日前宣佈，已與IC 設計服務的主要供應商巨有科技（PGC）展開更緊密合作，巨有科技並採用新思科技多項設計軟體工具，推出從65nm到40nm製程之SoC設計解決方案

新思設計工具協助創意電子試產一次搞定 (2010.08.30)
新思科技（Synopsys）於日前宣布，利用新思科技完整的DesignWare SATA IP 解決方案，包含控制器、實體層以及驗證IP，使創意電子之GP5080 固態硬碟系統單晶片達成一次就試產成功之成果

新思科技推出Synphony高階合成解決方案 (2009.10.19)
新思科技(Synopsys)發表一款結合M語言與以模型為基礎之合成的解決方案--Synphony高階合成解決方案，將為通訊及多媒體應用提供較傳統RTL設計流程高10倍以上的設計與驗證效能

新思科技發表全新VCS 多核心技術 (2009.04.15)
新思科技(Synopsys)發表全新的多核心技術：VCS功能驗證解決方案，為新思科技Discovery驗證平台的關鍵元件之一。VCS多核心技術採用多核心CPU的功率，提供了快達兩倍速度(2x)的驗證性能

新思科技推出新一代設計驗證解決方案 (2009.04.14)
新思科技(Synopsys)發表新一代的Discovery驗證平台，該平台是ㄧ個提供類比混合訊號及數位設計的整合型驗證解決方案，並包含新的多核心模擬技術、內建設計核對，及完善的低功耗驗證功能

新思科技推出CustomSim 電路模擬解決方案 (2009.04.13)
新思科技 (Synopsys)推出CustomSim電路模擬解決方案，將同等級中最佳的模擬技術NanoSim、HSIM 和XA整合成單一的電路模擬解決方案，並且結合了多核心功能，將大規模類比混合訊號的效能提升至四倍；CustomSim解決方案並將內建電路檢查(native circuit checking)導入類比混合訊號(AMS)設計領域中，成為該公司的Discovery 2009 驗證平台之延伸解決方案

新思科技推出新一代晶片設計實作平台 (2009.03.19)
新思科技 (Synopsys)推出Lynx Design System ，該系統乃針對晶片設計實作(implementing chips)提供全面性且高度自動化的設計環境。Lynx Design System結合了經生產驗證(production-proven)之RTL-to-GDSII 設計流程及強化生產力之功能，不但能加速晶片開發，同時亦降低新製程節點(process nodes)中所遭遇的設計風險，可有效符合各種不同規模晶片設計公司的需求

Synopsys成立「前瞻設計EDA研發中心」 (2007.12.19)
為協助半導體產業發展先進製程設計技術，新思科技(Synopsys)決定在台灣成立「前瞻設計EDA研發中心」，並於十二月十八日(二)舉辦開幕酒會，這是第一次有EDA公司，持續將研發資源投注在台灣市場，將藉由與台灣半導體廠商的緊密合作，協助建立台灣EDA產業自主的技術，提升台灣在激烈的全球半導體產業競賽中之優勢

加碼10億新思科技深耕台灣EDA與IC設計能量 (2007.12.18)
繼2004年9月於台灣成立第一期的研發中心，成功提升台灣於EDA軟體的研發能力後，台灣新思科技於今日宣布，將啟動第二期的研發中心計畫，並成立「前瞻設計EDA中心」。此計畫將在未來3年內

新思科技前瞻設計EDA研發中心成立酒會 (2007.12.12)
為協助半導體產業發展先進製程設計技術，新思科技(Synopsys)決定在台灣成立「前瞻設計EDA研發中心」，並舉辦開幕酒會，揭示未來三年持續投資台灣的決心。新思科技於過去三年期間執行深次微米研發計畫，獲得產官學研各界的高度肯定

Synopsys發表完整SystemVerilog設計及驗證流程 (2006.03.22)
半導體設計軟體解決方案廠商新思科技公司(Synopsys)20日宣佈，其設計及驗證產品的套裝軟體均已支援SystemVerilog語言，領先其他同業的腳步。同時，新思科技也率先推出支援SystemVerilog驗證IP的VCS Verification Library，並在Formality equivalence checker中增添SystemVerilog語法分析器(parser)之功能，說明了Synopsys在支援SystemVerilog的設計及驗證流程已更為完備

新思推出可於供電網路中簽核的PrimeRail (2005.05.12)
全球半導體設計軟體廠商新思科技（Synopsys）推出使用於供電網路（Power Network）上簽核（sign-off）的最新產品PrimeRail。PrimeRail採用了新的混合技術，可有效分析完整晶片上靜態與動態壓降（voltage-drop）和電子遷移（electromigration；EM）等各種狀況

NEC九十奈米LSI邏輯元件設計流程採用新思之STAR-RCXT (2003.12.16)
新思科技16日宣佈，NEC微電子股份有限公司己經將新思科技的Star－RCXT整合至其九十奈米、CB－90的設計流程當中。 Star－RCXT擁有業界內第一個支援先進銅製程的功能，它使得NEC微電子在從事九十奈米製程的設計時