創新半導體供應商ST，2005年12月5~7於美國華盛頓舉辦的國際電子元件會議（International Electron Devices Meeting，IEDM）中，提出了13份技術文件。ST發佈的技術文件包含全球首次披露的65奈米NOR快閃記憶體製程技術，這種元件具有0.042平方微米的超小型單元尺寸，並採用新穎的異質結構雙極電晶體（HBT）架構，能針對大量應用實現低成本、高性能的RF CMOS平台。
“在今年IEDM中展示的技術與尺寸微縮能力，再次證實了ST的研發實力，ST不僅領導創新，同時也具備驅動半導體技術向更先進製程邁進的能力，”ST先進技術與製造部執行副總裁Laurent Bosson表示。“這次的展出證實了ST具備高水準的研發能力，同時也證明了ST擁有與其他夥伴密切合作的實力，包括Crolles2聯盟與來自其他多個國家之世界級研究單位在內。”
為確立在非揮發性記憶體（NVM）市場上的領導地位，ST發表了65奈米NOR快閃記憶體技術，該技術能以0.042平方微米的超小型單元尺寸實現高效能的每單元1位元及每單元2位元產品。瞄準當前無線應用對高密度快閃記憶體的迫切需求，ST的新技術運用了鈷自動對準矽化閘（cobalt salicide）與三層銅金屬，來整合65奈米NOR快閃記憶體陣列，以及針對1.8V應用的低電壓CMOS邏輯。
