帳號:
密碼:
CTIMES / 文章 /   
創新FDSOI能帶調製元件雙接地層Z2FET
 

【作者: H.El Dirani 等人】   2018年02月02日 星期五

瀏覽人次:【45046】
  


今天,全耗盡型絕緣層上矽(FDSOI)CMOS技術因超高開關速度、超低功耗(ULP)和適中的成本而引起業界廣泛的關注。在這種情況下,物聯網(IoT)和射頻用超薄體矽BOX層(UTBB)元件預計達數十億個。這項先進技術有很多特點。超薄元件將會受益於可調閾壓值、低洩漏電流和優化的寄生電容、遷移率和亞壓值斜率(SS)[1-3]。


現在重點介紹能帶調製元件(FED [4–6]、Z2-FET [7–10]和Z3-FET [11, 12]),應用廣泛,可用於研製ESD [13–16]防護組件、記憶體[5, 17–19]和快速邏輯元件。[4].參考文獻[8]提出的標準Z2-FET具有快速開關、低洩漏電流和可調觸發電壓。通過比較發現,無前柵的 Z3-FET [ref]的觸發電壓 Vt1 更高,同時雙接地區域使其能夠承受高電壓。標準 Z2-FET的升級版因市場對更高的Vt1 電壓和超低功耗的需求而產生,採用先進的FDSOI技術,在前柵下面增加一個N型接地區域, 稱之為 Z2-FET DGP。


本文結構如下。首先介紹Z2-FET DGP的結構和工作原理。然後,測量了DC,揭示新元件的洩漏電流(ILeak)、快速開關和可調觸發電壓(Vt1)的性能表現。還將該元件與其它元件(Z2-FET和Z3-FET)進行了比較。最後,介紹了該製造技術對元件特性影響。


元件架構和工作原理

Z2-FET DGP的架構與Z2-FET [8]相似,只不過在前柵多了一個N型接地層(GP-N)。元件包括一個超薄矽膜(tSi = 6 nm,圖1a)正偏 P-I-N 二極體。該溝道分為兩部分。


Ln 部分被一個高K(介電常數)金屬柵封閉(CET 3.4 nm [3, 16]),其餘部分未封閉。陽極和陰極充當漏極和源極,分別接受高P+ 和 N+ 摻雜。在這個結構與兩個相鄰的重摻雜接地區域(GP-P 和GP-N)之間被一層很薄的埋氧層(tBOX = 20 nm)隔開。GP-P區域相當於一個背柵,控制溝道的Lp 部分;而GP-N區域則置於前柵下面,用於增強柵極部分的勢壘。只在源極/漏極區域生長矽外延層。我們用這項技術製造了兩款產品。第一款產品有一層超薄的矽膜(tSi = 6 nm,圖1a),另一款產品的結構比第一款厚(tSi = 12 nm, 圖1b)。兩款產品的寬度固定(300 μm)。



圖1 :  N型Z2-FET DGP結構的示意橫截面:(a)薄的tSi(b)厚的tSi。
圖1 : N型Z2-FET DGP結構的示意橫截面:(a)薄的tSi(b)厚的tSi。

能帶調製技術是這兩款元件的重要特性。P+陽極施加正偏壓,N+ 陰極接地(VA > 0V且VK = 0V)。通過給前柵分別施加正偏壓(VGf > 0V)和負偏壓GP-P(VGbP < 0V),就可以形成空穴和電子的注入勢壘。這種靜電控制在溝道(N+PNP+)內引起虛擬摻雜,而Z2-FET DGP處於斷態[7]。元件的導通是由前柵和背柵來調節,產生可調節的觸發電壓Vt1。提高陽極偏壓 VA 將會觸發注入勢壘之間的回饋機制。當 VA 達到 Vt1時,注入勢壘消失,元件從斷態快速切至通態(圖3b-c)。


圖2所示是洩漏電流(在VA = 1V時提取的電流值)對測量解析度的變化過程。不難發現,當延長實驗時間時,ILeak 電流降低。


隨後在室溫以非常快的測量解析度取得DC結果(電流飽和的原因是實驗裝置使用1 mA合規電流)。


圖2 : Z2FET DGP (Lp = Ln = 200 nm)洩漏電流對測量速度人變化過程,其中VGf = 2V, VGbN = 0V且VGbP = -2V. tSi = 12 nm.
圖2 : Z2FET DGP (Lp = Ln = 200 nm)洩漏電流對測量速度人變化過程,其中VGf = 2V, VGbN = 0V且VGbP = -2V. tSi = 12 nm.

元件特性

圖3描述了元件的基本特性(快速開關,可調 Vt1, 滯回)。兩款元件從低電流切換到高電流,ION/IOFF 比是107(圖3a-b)。不過,這款超薄元件的開關速度不是很深(SS = 60 mV/dec, 圖3a)。在薄膜內,載流子重組率提高,主要由介面控制,而且有效壽命縮短。這一事實影響了勢壘之間的回饋,導致非垂直開關,如圖3a所示。


將薄膜厚度由6nm提高到12nm,有助於恢復勢壘之間的回饋。因此,厚元件從斷態快速切換到通態,SS = 1 mV/dec,如圖3b所示。互補型元件(P型,圖3c),前柵置於陰極邊上,具有相同的性能。



圖3 : 在不同的前柵電壓且VGbP=-2V時的實驗DC IA-VA 特性。Z2-FET DGP(Ln = Lp = 200 nm)with (a)tSi = 6 nm (non-vertical switch)(b)tSi =12 nm(sharp switch)and(c)IA-VK curves for Z2-FET DGP type P with tSi = 12 nm.1 mA合規電流。
圖3 : 在不同的前柵電壓且VGbP=-2V時的實驗DC IA-VA 特性。Z2-FET DGP(Ln = Lp = 200 nm)with (a)tSi = 6 nm (non-vertical switch)(b)tSi =12 nm(sharp switch)and(c)IA-VK curves for Z2-FET DGP type P with tSi = 12 nm.1 mA合規電流。

IA-VG 轉移特性

通過背掃電壓 VGf,可以取得相似的垂直斜率特性,如圖4所示。隨著 VA 升高,需要更高的VGf 來關斷元件。不過,當VA = 1.1 V(VGbN = 0V, 圖4a)時,元件在整個VGf電壓範圍內保持通態, 因為勢壘已經消失。雖然VGf > 0,但是注入體矽的空穴數量十分重要,可壓低陽極邊上的空穴注入勢壘。通過比較發現,提高VGbN 到1 V,可增強柵極下面勢壘,因此,在更高的陽極電壓VA時,元件被阻擋,如圖4b所示。



圖4 : Z2-FET DGP器件IA-VGf轉移特性,其中VGbP = -1 V,不同的陽極偏壓VA ;(a) VGbN = 0 V;(b) VGbN = 1 V. Ln = Lp = 138 nm, 1 mA合規電流。
圖4 : Z2-FET DGP器件IA-VGf轉移特性,其中VGbP = -1 V,不同的陽極偏壓VA ;(a) VGbN = 0 V;(b) VGbN = 1 V. Ln = Lp = 138 nm, 1 mA合規電流。

觸發電壓

圖5所示是觸發電壓(在 IA = 10-6 A提取的電壓值)對測量解析度的變化過程。當 VGf 升高時,空穴勢壘變得更強,因此,導通元件需要更高的Vt1,這對前柵偏壓非常敏感(?Vt1/?VGf = 950 mV/V)。


在超薄Z2-FET DGP(方形符號)內,觸發電壓高於厚元件(圓形符號),因為非垂直開關。不過,將GP-N與前柵連接起來可以強化柵極部分的勢壘。因此,消除勢壘需要更高的VA 電壓,這就是觸發電壓Vt1 升高(封閉符號)的原因。



圖5 : 觸發電壓Vt1 對前柵偏壓的變化過程,VGbP = -2 V,tSi = 12 nm (圓圈符號),tSi = 6 nm (方形符號)。Ln = Lp = 200 nm.
圖5 : 觸發電壓Vt1 對前柵偏壓的變化過程,VGbP = -2 V,tSi = 12 nm (圓圈符號),tSi = 6 nm (方形符號)。Ln = Lp = 200 nm.

柵控滯回

圖 6所示在低陽極電壓(VA < 1 V)時,元件是關斷狀態,當VA 達到觸發電壓Vt1時,迅速導通。藍線代表在前向掃描時Z2-FET DGP的輸出IA-VA 特性。當 VA 回掃(紅線)時,元件保持導通直到關中斷點為止,導致不同的滯回,具體取決於VGf。溝道 Ln 部分的勢壘隨著 VGf 提高而改進,因此觸發電壓提高,導致更大的滯回。



圖6 : IA-VA曲線顯示在各種VGf時的快速開關和柵控滯回,VGbP = -2V且VGbN = 0 V.Ln = Lp = 138 nm,tSi = 12 nm,1 mA合規電流。
圖6 : IA-VA曲線顯示在各種VGf時的快速開關和柵控滯回,VGbP = -2V且VGbN = 0 V.Ln = Lp = 138 nm,tSi = 12 nm,1 mA合規電流。

Z-FET系列產品

在前柵下面設計GP-N層的優勢是強化該區域的勢壘,因此提高Vt1電壓。圖7a描述了Z2-FET DGP的IA-VA 曲線,這裡同時用前柵電壓偏置GP-N(VGf = VGbN)。Ln 勢壘強度提高,導致 Vt1 升高(比圖3b升高0.5V)。


與其它的Z-FET系列相比,Z2-FET DGP擁有更高的 Vt1電壓,如圖7b所示。事實上,用 與VGf電壓值相同的電壓偏置GP-N,致使觸發電壓Vt1 > 應用電壓(例如,當VGf = VGbN = 3 V時,Vt1 = 3.5 V)。因為這個特性,推薦Z2-FET DGP充當靜電放電保護方法的替代產品。


圖7 : (a)電流對漏電壓測量值,對於不同的與GP-N(VGf = VGbN)相關的前柵電壓,在VGbP = -2 V時,(b)觸發電壓 Vt1 的變化,with VGf 當 Z2-FET & Z2-FET DGP時, with VGbN 當Z3-FET時。Ln = Lp = 200 nm, tSi = 12 nm.
圖7 : (a)電流對漏電壓測量值,對於不同的與GP-N(VGf = VGbN)相關的前柵電壓,在VGbP = -2 V時,(b)觸發電壓 Vt1 的變化,with VGf 當 Z2-FET & Z2-FET DGP時, with VGbN 當Z3-FET時。Ln = Lp = 200 nm, tSi = 12 nm.

製程影響

雖然前柵與背柵之間無自動校準,取得一個很好的裸片到裸片 Vt1 vs. VGf 複製,如圖8所示。注意到,對於每個VGf 偏壓,整個集合的Vt1 離散(表1的標準差) < 25 mV,表明元件特性不受GP-N位置變化的影響。



圖8 : 使用不同的前柵偏壓的觸發電壓Vt1 的變化過程,10個 Z2-FET DGP樣片。Ln = Lp = 200 nm, tSi = 12 nm.
圖8 : 使用不同的前柵偏壓的觸發電壓Vt1 的變化過程,10個 Z2-FET DGP樣片。Ln = Lp = 200 nm, tSi = 12 nm.
表1 統計分析

VGF V

0

0.5

1

1.5

2

VT1 V)平均值

0.77

1.16

1.62

2.07

2.5

Σ

0.009

0.023

0.023

0.026

0.023


結論

本文論述的Z2-FET DGP首次採用最先進的FDSOI製造技術。DC實驗結果很有說服力。薄膜厚度對於能否正常工作十分重要。本文討論了性能相同的互補型元件。同時還討論了製程的影響。Z2-FET DGP可用作邏輯開關,因為具有滯回,可用於研發1T-DRAM記憶體。最後,在GP-P旁邊增加一個GP-N層,可提升元件的功能性,使Z2-FET DGP的觸發電壓Vt1高於標準Z2-FET。這使Z2-FET DGP可以替代採用先進FDSOI技術的ESD保護元件。


(本文作者H.El Dirani(1,2)、P.Fonteneau1,Y.Solaro(2)、P.Ferrari(2)、S.Cristoloveanu(2)於(1)意法半導體,Crolles,France及(2)Univ.Grenoble Alpes, CNRS, IMEP-LAHC, F-38000 Grenoble, France)


參考文獻

[1] N. Planes, O. Weber, et al. , “28nm FDSOI technology platform for high-speed low-voltage digital applications,” Dig. Tech. Pap. - Symp. VLSI Technol., vol. 33, no. 4, pp. 133–134, 2012.


[2] O. Faynot, F. Andrieu, O. Weber, et al. , “Planar fully depleted SOI technology: A powerful architecture for the 20nm node and beyond,” Tech. Dig. - Int. Electron Devices Meet. IEDM, pp. 50–53, 2010.


[3] O. Weber, E. Josse, F. Andrieu, et al., “14nm FDSOI Technology for High Speed and Energy Efficient Applications,” VLSI, pp. 14–15, 2014.


[4] F. Raissi, “A brief analysis of the field effect diode and breakdown transistor,” IEEE Trans. Electron Devices, vol. 43, no. 2, pp. 362–365, 1996.


[5] Y. Yang, A. Gangopadhyay, Q. Li, and D. E. Ioannou, “Scaling of the SOI Field Effect Diode (FED) for memory application,” 2009 Int. Semicond. Device Res. Symp. ISDRS ’09, pp. 9–10, 2009.


[6] N. Manavizadeh, et al., “Performance assessment of nanoscale field-effect diodes,” IEEE Trans. Electron Devices, vol. 58, no. 8, pp. 2378–2384, 2011.


[7] J. Wan, S. Cristoloveanu, C. Le Royer, and a. Zaslavsky, “A feedback silicon-on-insulator steep switching device with gate-controlled carrier injection,” Solid. State. Electron., vol. 76, pp. 109–111, 2012.


[8] H. El Dirani, Y. Solaro, P. Fonteneau, P. Ferrari, and S. Cristoloveanu, “Sharp-Switching Z2-FET Device in 14 nm FDSOI Technology,” ESSDERC Conf. , pp. 250–253, 2015.


[9] H. El Dirani, Y. Solaro, P. Fonteneau, et al., “A Band-Modulation Device in Advanced FDSOI Technology?: Sharp Switching Characteristics,” Solid. State. Electron, accepted, 2016.


[10] Y. Solaro, J. Wan, et al., “Z2-FET: A promising FDSOI device for ESD protection,” Solid. State. Electron., vol. 97, pp. 23–29, 2014.


[11] H. El Dirani, Y. Solaro, P. Fonteneau, et al., “A Sharp-Switching Gateless Device (Z3-FET ) in Advanced FDSOI Technology,” EUROSOI-ULIS Conf., pp 131-134, 2016.


[12] Y. Solaro, P. Fonteneau, et al., “Solid-State Electronics A sharp-switching device with free surface and buried gates based on band modulation and feedback mechanisms,” Solid State Electron., vol. 116, pp. 8–11, 2016.


[13] Y. Solaro, P. Fonteneau, et al., “Innovative ESD protections for UTBB FD-SOI technology,” Tech. Dig. - Int. Electron Devices Meet. IEDM, pp. 180–183, 2013.


[14] S. Cao, A. a. Salman, et al., “Design and characterization of ESD protection devices for high-speed I/O in advanced SOI technology,” IEEE Trans. Electron Devices, vol. 57, no. 3, pp. 644–653, 2010.


[15] A Dray, N. Guitard, P. Fonteneau, et al., “ESD design challenges in 28nm hybrid FDSOI/Bulk advanced CMOS process,” Electr. Overstress/Electrostatic Disch. Symp. (EOS/ESD), 2012 34th, no. 1, pp. 1–7, 2012.


[16] Y. Yang, A. A. Salman, D. E. Ioannou, and S. G. Beebe, “Design and optimization of the SOI field effect diode (FED) for ESD protection,” Solid. State. Electron., vol. 52, no. 10, pp. 1482–1485, 2008.


[17] A. Z. Badwan, S. Member, Z. Chbili, S. Member, Y. Yang, A. A. Salman, Q. Li, and D. E. Ioannou, “SOI Field-Effect Diode DRAM Cell?: Design and Operation,” vol. 34, no. 8, pp. 1002–1004, 2013.


[18] J. Wan, C. Le Royer, A. Zaslavsky, S. Cristoloveanu, and C. Le Royer, “A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration,” Electron Device Lett. IEEE, vol. 33, no. 2, pp. 179–181, 2012.


[19] J. Wan, C. Le Royer, A. Zaslavsky, and S. Cristoloveanu, “Progress in Z2-FET 1T-DRAM: Retention time, writing modes, selective array operation, and dual bit storage,” Solid. State. Electron., vol. 84, pp. 147–154, 2013.


[20] C. Suarez-segovia, C. Leroux, et al., “Effective work function engineering by sacrificial lanthanum diffusion on HfON - based 14 nm NFET devices,” ESSDERC Conf., pp. 246–249, 2015.


相關文章
車用元件需求激增 半導體大廠動能全開
碳化矽邁入新時代 ST 25年研發突破技術挑戰
感測融合開啟自駕行車新視野
如何開發以NFC標籤啟動的App Clip
專注智慧出行、能源與5G聯網 ST助力解決世界重大挑戰
comments powered by Disqus
相關討論
  相關新品
Platform Manager Devices
原廠/品牌:Lattice
供應商:Lattice
產品類別:Power
Power Manager II Hercules Development Kit
原廠/品牌:Lattice
供應商:Lattice
產品類別:Power
Processor PM Development Kit
原廠/品牌:Lattice
供應商:Lattice
產品類別:Power
  相關新聞
» 意法半導體公布2021年第二季財報 年成長43.4%
» ST:延續摩爾定律 半導體大廠合作開發3/2奈米技術
» ST:支付技術發展迅速 使用者渴望新的支付體驗
» 意法半導體和Feig電子合作 開發非接觸式產品個人化方案
» ST消費和車規Qi認證充電器安全方案 推動無線充電市場發展
  相關產品
» 意法半導體推出新STM32G0微控制器 增加USB-C全速雙模連接埠
» 意法半導體可配置車規低壓降穩壓器 提供功能性安全診斷功能
» 意法半導體為新路車專案 提供首批Stellar先進車用微控制器
» 意法半導體推出經濟型NFC收發器 賦能新應用領域
» 意法半導體推出G3-PLC Hybrid電力線和無線融合通訊認證晶片組
  相關資源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw