帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
高速傳輸需求飆升 PCIe訊號測試不妥協
確保效能與可靠性

【作者: 王岫晨】   2024年02月26日 星期一

瀏覽人次:【1507】

隨著科技的迅速發展,數位資料轉換正面臨著前所未有的挑戰。從人工智慧的應用到高畫質影音串流服務的普及,再到自動駕駛技術的日益成熟,數據流量正在以驚人的速度增長。這種趨勢也在網路和運算領域引發了一系列的變革,人工智慧和分解技術的引入,進一步提升了運算、伺服器和儲存系統的效能。這些技術的快速發展推動著對於高速數位介面的需求,例如PCI Express(PCIe)、USB、DDR等,這些介面在當今數位世界中扮演著至關重要的角色。


高速數位系統的挑戰

高速數位系統面臨著眾多技術挑戰。其中最主要的挑戰,來自於高速數位訊號頻率特性以及傳輸線材料的高頻損耗。

高速數位系統的研發過程包括對晶片、功能電路區塊、電/光線路和連接器等元件的深入研究。從最初的原型設計到後續的除錯、設計驗證和認證合規性測試,工程師們透過不懈的努力,不斷提升著高速數位訊號的品質與效能。


然而,高速數位系統同時也面臨著眾多的技術挑戰。其中,最主要的挑戰來自於高速數位訊號頻率特性以及傳輸線材料的高頻損耗。這些因素導致了訊號衰減、時脈抖動、串擾和眼圖等問題的出現。


時脈抖動是數位訊號時間軸上的時序變化,受到多種因素的影響,例如電路和通訊路徑中的噪聲;而串擾則是相鄰訊號線之間的訊號洩漏現象,可能導致高速數位系統的誤操作;眼圖作為評估數位訊號品質的重要工具,用於展示串列數據訊號中0和1數據流的圖形。


克服這些技術挑戰是高速數位系統開發中的一個重要任務,這需要工程師們不斷尋找創新解決方案,以確保高速數位系統的可靠性和性能。



圖一 : 一體化訊號品質分析儀結合了多種測試功能。
圖一 : 一體化訊號品質分析儀結合了多種測試功能。

深入了解PCIe

在當今數據驅動的世界中,高速資料傳輸已成為資料中心、車輛系統、運算和儲存領域的核心需求。而PCIe作為一種擴充匯流排和插槽介面標準,正在引領著這個領域的發展。PCIe標準由PCI-SIG管理和定義,其不斷演進以適應日益增加的數據需求。


PCI-SIG不僅專注於傳統電線技術,還在積極研究最新的光學電路,目的在克服當前資料傳輸速度的限制。與傳統的電線技術相比,光學電路能以更快的速度傳輸資料,同時降低能量損耗,這對於未來數據中心和高速運算系統的發展至關重要。


然而,PCIe的發展並非一帆風順,它面臨著來自技術和設計的挑戰。早期的PCIe 5.0標準及以前版本使用了不歸零(Non-Return-to-Zero;NRZ)代碼,其中數據1由正電壓表示,數據0由負電壓表示。然而,隨著數據需求的增加,PCIe 6.0和7.0標準導入了脈衝幅度調變(Pulse Amplitude Modulation;PAM)技術,採用四個電壓(PAM4)來表達2個數據位元,並導入了前向糾錯(Forward Error Correction;FEC)。雖然PAM4提供了更高的傳輸速率和更大的容量,但其誤碼率(Bit Error Rate;BER)更容易受到抖動和雜訊的影響,進而增加了設計的複雜度。


在PCIe的開發過程中,從原型設計到商業發佈的每個階段都需要評估高速數位系統的訊號品質。測試訊號品質是為了提高產品品質,並確保訊號的可靠性。此外,為了確保主機與裝置的互聯性,實體層測試也變得至關重要,例如抖動容限測試和鏈路訓練評估。


PCIe測試與分析技術

在當今高速資料傳輸的世界中,PCIe已經成為許多系統的核心介面標準。然而,要確保PCIe設備的穩定運行,進行有效的發射器、接收器以及協議測試是至關重要的。


發射器與接收器測試

發射器(Tx)測試旨在評估PCIe設備輸出的參考時脈和數據訊號的各種特性,如上升/下降時間、振幅、眼圖寬度和抖動等。這些測試通常使用即時示波器(Real-Time Oscilloscope;RTO)進行,同時鎖相環(Phase Locked Loop;PLL)頻寬則由脈衝模式產生器(Pulse Pattern Generator;PPG)作為訊號源進行測量。


接收器(Rx)測試則是透過PPG和誤碼率(Bit Error Rate;BER)測試儀對電訊號施加壓力,例如雜訊和抖動,來評估PCIe裝置的抖動容限、串擾和運行裕度等。


協議測試

協議測試涉及使用鏈路訓練狀態機(Link Training and Status State Machine;LTSSM)來管理實體層中連接的狀態轉換。這些測試可以評估LTSSM是否正常轉換,並分析鏈路訓練和LTSSM,以確定是否存在物理或邏輯錯誤。


Tx、Rx和協議測試通常可透過一體化訊號品質分析儀(如安立知的MP1900A),該儀器結合了即時示波器、脈衝模式產生器和誤碼率測試儀的功能。測試軟體能夠輕鬆設定複雜的測試參數,並自動控制訊號品質分析儀,縮短測試時間,提高測試效率。


互連測試

互連測試涉及使用向量網路分析儀(Vector Network Analyzer;VNA)來評估零件和訊號線的插入和返回損耗。這對於除錯和性能提升至關重要,可以幫助確定正在開發的原型設備中訊號劣化的原因,並提出改善方案。


PCIe 6.0基本規格測試系統


圖二 : PCIe 6.0基本規格測試系統
圖二 : PCIe 6.0基本規格測試系統

安立知的訊號品質分析儀MP1900A兼具測試重現性和簡單的操作等優點,是一款經PCI-SIG認證的高性能誤碼率測試儀。而MP1900A系列,搭配太克科技的DPO70000SX即時示波器,以及通過矽驗證的Synopsys PCI Express 6.0 IP,便是一套PCIe 6.0的基本規格測試系統。


PCIe 6.0的前向糾錯(FEC)是一項關鍵技術,可確保32-Gbaud PAM4(64 Gbps)且受傳輸路徑損耗影響的低訊噪比(SNR)訊號之完整性,然而帶來的影響是與評估待測物(DUT)有關的複雜度變得更高。為了提高測試效率,使用Tektronix DPO70000SX 即時示波器執行自動基本規範校準和訊號品質評估,並結合安立知的MP1900A,可以即時測量FEC誤碼率。


根據PCI Express 6.0規格,安立知MP1900A將產生由DPO70000SX示波器校準的應力相容訊號,並將該訊號傳輸至Synopsys PCI Express 6.0 IP,即可使用DUT內部錯誤計數器測量位元錯誤。此外,MP1900A PAM4誤碼檢測器將在DUT回放模式下測量位元誤差。使用MP1900A的FEC功能,將有助於分析並顯示FEC糾正與未糾正錯誤,以及後FEC誤碼率,而DPO70000SX即時示波器則將分析來自DUT的訊號波形。


結語

透過不斷的研究和創新,PCIe將繼續在數據傳輸的領域中發揮著重要作用。測試訊號品質和尋找新的解決方案將是確保PCIe設備高品質、高效能的關鍵。對於PCIe設備來說,發射器、接收器和協議測試是確保其性能和可靠性的關鍵步驟。通過使用先進的測試儀器和技術,工程師們能夠更準確地評估設備的性能,並快速解決潛在問題,確保系統的順利運行和符合標準規範。


  相關新聞
» 是德科技獲百佳泰選為測試合作夥伴 加速進行Thunderbolt 5產品認證
» R&S加入AI-RAN聯盟 利用測量專業釋放AI無線通訊領域潛力
» 是德與愛立信於2024年IEEE全球通訊大會上展示Pre-6G網路
» 安立知與光寶科技合作驗證5G O-RAN性能測試
» 是德協助三星印度研究所簡化自動化5G外場到實驗室流程


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.100.26.176.111
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw