在历经近三十年来最低糜的一次大衰退后，电子与资讯产业虽然也受到不小的冲击，但由于这个产业的特色本来就是动荡起伏的，成功的业者早已学会分散风险，而挟技术、创意而起的新创公司，仍是前仆后继的成立，对于电子产业前​​景的信心丝毫未减。

然而，在「网路泡沫化」余波未平、PC市场呈现饱和的今日，资讯科技相关产业今日的现实为何？下一步又该怎么走？这正是今年在加州Montary举办的电子产业高峰会（Electronics Summit）中所探讨的重点。

由Globalpress所主办的电子产业高峰会在今年进入第二届，本届的阵容更为坚强，全球有超过六十位来自欧、美、亚三大洲的专业记者出席，与Intel、Sony、TI、 Xilinx、UMC等四十多家领导性或新创公司的高阶技术主管齐聚一堂，共同审视全球电子产业的现况与未来。

Digital Consumer引领经济复苏

目前的大环境是如何呢？在会期中，多位科技大厂的领导人都明确地指出：「数位化消费性电子（Digital Consumer；DC）是这一波经济复苏的主要驱动力。」其中Sony顾问Makimoto更将这由DC引发的成长契机视为是继PC之后的「第二次数位革命」，请参考(表一)。

在电脑业市场需求持平，通讯骨干业衰退的今日，消费性电子业（Consumer Electronics；CE）中多项产品的高成长表现，确实是令人注目的。全球年产量达五亿支的手机无疑是目前最热门的电子设备，其他如数位相机（DSC）、DVD、数位电视（DTV）、游戏机，或数位录影机（DVR）等产品，无一不是在近年内持续创下15%到30%的市场成长佳绩，而且成长力道只升不挫。

这些产品能创造如此强劲的市场需求，主要来自于四大原因，一是由类比转数位的相关技术逐渐成熟，如数位相机取代传统相机，和数位电视取代类比电视等；二是新技术取代旧技术，如DVD取代CD；三是应用功能的整合，如相机手机的出现；四是因为网路互动模式而兴​​起的新应用与新需求，如网路游戏、音乐下载等等。

以上四大原因中，最具影响力的模式当属「网路的兴起」，它为资讯科技（IT）产业开启了无限的可能。当前最值得关注的应用，则环绕在「打造一个通畅、便利的『网路多媒体』互动式环境」这个主题上，它涵盖了当前的各种热门DC：数位电视与网路游戏不用说，手机上的MMS，甚至是接收Wireless TV，无一不是期待达成这样的愿景。在此需求下，频宽自然是愈高愈好，而且最好是以无线的方式来沟通。

这样的需求，和上一波领导IT产业成长的PC显然有很大的不同。 DC要求的是更高的可携性（Portability）与个性化（Personalization）的设计，因此和流行饰品差异不大，不但要炫，而且要便宜。这也使得走向数位化的消费性电子产品的生命周期大幅缩短，从原来的三至五年，缩至约只有一年的热门期，也就是一旦被市场接受了，它的需求量会一下子冲到高点，但隔不了太久就会被其他产品替代掉了。

反应在DC产品设计的现象则是：尺寸愈小愈好、耗电愈少愈好、成本愈低愈好、设计的时程则是愈短愈好，但功能与效能呢，当然是要愈多样、愈强大愈好。这些条件要列举出来并不难，但要找出一个能皆大欢喜的设计方法，那就是电子业界今日面对的最大挑战了。

《图一 应材(Applied)前端产品副总裁Randhir Thakur》

电子产业新设计挑战

要达到DC产品的设计需求，不外乎从三个面向下手：一是往更高阶的制程发展；二是改进设计方法学（Methodology）；三是调整产业合作、互动的模式。这三个面向的解决途径在产业界已谈了许久，包括90nm制程、SoC/SiP、ASIC vs. FPGA，和IP、晶圆代工模式等，这些也是此次会议中探讨的主要议题。

《图二 Sony顾问Makimoto表示，DC引发的成长契机视为是继PC之后的「第二次数字革命」。》

高阶制程门槛高

「90nm制程的可行性」在去年的会议中还是一个难题，但在短短的一年当中，包括台积电、联电与数家IDM大厂都已先后宣称可以开始生产了。然而关于记者关切的商业化实际情况，如目前的良率、采用的厂商与产品，以及预估未来产能利用率的成长情况等，业者的回答口径则相当一致，都表示还不清楚，仍需要一些时间才能掌握情况。

朝更高阶制程发展可说是电子产业长期以来的驱动力，犹如一条不归路，与会的领导厂商包括IBM、TI及UMC等甚至表明已开始投资研发65nm的技术。集积度的增加意味着在更小的尺寸中能放入更多的电晶体，而这正能满足DC产品的「轻薄短小」诉求。

但随着集积度的提升，晶圆业者要克服的制程瓶颈也愈高，从台湾亲赴美国发表演说的联电执行长胡国强即指出，90nm与更高制程让他们得面对许多全新的挑战，如讯号完整性（signal integrity）、时序收敛（timing closure）等问题；而更高的光罩成本形成IC设计业者的极高门槛，目前90nm光罩成本会比130nm高出一倍，预料65nm又会比90nm再高出一倍；再加上要在极小的尺寸中规划上千万、亿万闸的电路设计，其复杂度与今日的设计不可同日而语，因此，虽然90nm制程的生产技术可行，但却不代表它能很快被市场接受。

Makimoto则指出往更高集积度制程发展的一个负面因素，也就是耗电性的问题。一直以来，随着集积度的增加，讯号传递距离也缩短，这也促成晶片耗电的持续下降，但是Makimoto表示，这个耗电优势将在90nm时达到最低，至于在集积度更高的65nm及45nm制程中，泄漏电流（leakage current）将成为影响耗电的主要因素，集积度愈高，泄漏电流的问题也就愈严重，将造成耗电性不降反升，请参考图三。

《图三 愈高阶制程耗电性不降反升》

因此，要促使IC设计业者选择采用最先进的制程，显然需要有极大的市场诱因与资本条件；此外，设计方法的改善与设计工具的辅助，则有助于降低业者进入的门槛。

系统级设计需求因产品而异

除了尺寸与耗电的需求外，将更多的功能放入一颗晶片（SoC）或一个封装模组（SiP）当中，已是​​当前晶片设计上的主流趋势。 SoC/SiP在业界已经谈很多了，可以说是互补的方案，至于该选择何种作法，则有赖业者​​自己条列出产品需求清单来一一比较两种方案的成本效益、设计时程等优缺点，才能得到最明智的选择，结果显然是因人而异的。

其实SoC/SiP算是概念上的名词，真要谈到生产方法，还是得回归到ASIC、FPGA或高阶封装的途径上头，而ASIC与FPGA的对照比较也是这次会议中探讨最多的议题。

ASIC与FPGA互补又竞争

在缩短进入市场时程（Time to market）及降低设计成本的压力下，可程式逻辑元（PLD）的在晶片设计案的前、后期重要性阶大幅提升，Gartner研究副总裁Bryan Lewis就指出， FPGA会是新设计案的初期阶段（design starts）的主导性方案，而其中嵌入处理器核心（processor ​​core）的FPGA更可望稳定成长，预估十年后将有三分之一以上的FPGA设计案是采用有处理器核心的FPGA。

然而ASIC在量产型市场的重要性并未降低，仍然是厂商实际获利必须选择的途径。但ASIC在高阶制程上的昂贵生产成本却让客户退缩，因此Bryan指出，以平台方式来提供更高弹性、更低成本的ASIC服务，将是ASIC业者必须调整的方向。Bryan表示，目前介于ASIC与FPGA间的代替性平台方案，在ASIC方面有Array-Based Platform、Cell-Based With PLD Core、Cell-Based Platform，在FPGA方面则有嵌入硬体核心的FPGA平台与嵌入软体核心的FPGA平台，这些平台方案在效能、尺寸、成本、设计时程与单位体积的最佳化上各有优缺点，但Gartner对它们的成长潜力相当看好，其中ASIC平台方案预估到了2007年时，每年会有一千家以上的新设计案选择此方式开始设计产品。

《图五 Synopsys技术长Camposano表示，业界需要发展一套合作性的设计生产平台，以利整体产业成长。》