账号:
密码:
CTIMES / 文章 /   
以Zynq RFSoC为基础的数位基频进行毫米波RF电子设计验证
 

【作者: Matthew Weiner】2021年06月11日 星期五

浏览人次:【1412】
  

毫米波频谱技术具备庞大的潜力,但也为装置制造厂商带来了设计上的许多挑战。本文说明如何透过以Zynq RFSoC为基础的数位基频的建模与模拟,来进行毫米波RF电子设计验证。



新兴的5G网路能够在毫米波(millimeter wave)频谱运作,代表着这些5G网路比起4G网路能够乘载更多资料、速度更快、延迟更低。毫米波频谱技术具备庞大的潜力,却也为装置制造厂商带来了设计上的挑战。举例来说,由於空气和其他物体的因素,毫米波频谱的讯号比起较低频率的讯号更容易衰减。


我和同事们开发了具特殊RF电子硬体的射频前端,它透过波束成形使毫米波讯号功率聚集,因此能够克服讯号的衰减。我们的设计包含了多使用者的多输入多输出系统(multi-user, multiple-input and multiple-output;MU-MIMO)技术。


为了要测试和说明这些设计,我们在MATLAB和Simulink实现了自己的数位基频(图1)。我们藉由采用Wireless HDL Toolbox(无线通信硬体描述语言工具箱)提供的LTE黄金叁考模型,并且使用HDL Coder(硬体描述语言转码器)将模型部署到Zynq UltraScale+ RFSoC板子上来加速实现流程。这个方法省下我们工程团队至少一年的精力,而且让我自己能够完成实现流程而不需要雇用额外的数位工程师。



图1 : Simulink内的LTE数位基频接收链路模型。
图1 : Simulink内的LTE数位基频接收链路模型。

数位基频的建模与模拟

Wireless HDL Toolbox提供的开箱即用黄金叁考LTE模型支援了一些关键的功能,像是主资讯区块(Master Information Block;MIB)的解码。我使用这些功能来建立一个客制的类4G的OFDM收发链路(transceiver chain),将增强加到既有时间回复、载波回复、以及等化。


透过Wireless HDL Toolbox的简易通道模型来模拟这个收发链路。这样的模拟可以对多种杂讯等级的符号错误率(symbol error rate;SER)和误差向量幅度(error vector magnitude;EVM)等度量值进行评估与视觉化来检验基频模型(图2)。



图2 : 以EVM(左)和SER(右)作为信噪比(signal-to-noise ratio;SNR)函式的图示。
图2 : 以EVM(左)和SER(右)作为信噪比(signal-to-noise ratio;SNR)函式的图示。

将基频实现於Zynq RFSoC硬体

藉由Simulink模拟验证过数位模型之後,使用硬体描述语言转码器(HDL Coder)从模型产生RTL程式码,并将程式码部署到Zynq UltraScale+ RFSoC ZCU111板。自动产生的程式码有效率且可读。接着,在Zynq板上的FPGA执行数位??接测试(loop-back test),让发射输出直接传送回到接收链路来验证实现结果。


在这些测试之後,再进行结合了板子上类比对数位(analog-to-digital;ADC)和数位对类比(digital-to-analog;DAC)转换器的类比??接测试(图3)。



图3 : 描绘了以HDL实现的带RF Pixels无线电前端的数位基频完整系统图。
图3 : 描绘了以HDL实现的带RF Pixels无线电前端的数位基频完整系统图。

在这里,我可以执行完整的板对板(board-to-board)测试,并且探索RF减损(impairments)的结果、使用MATLAB来分析从板子捕捉到的资料、产生星座图(constellation plots)、评估演算法的增强来解决减损问题。


快速的设计叠代

以前,我使用的是较为传统的工作流程,由一个RTL团队来实现系统团队产生出来的设计。这种工作流程的叠代通常要花费一段很长的时间;可能会需要几周来实现一个演算法或重复测试演算法的变更。透过MATLAB和Simulink的叠代就快了许多,就算无法当天完成,大概也只需要几天的时间就可以实现及重新测试一个增强的功能。


举一个例子,我注意到当系统在刚开始没多久的时候执行状况良好,但位元错误率(bit error rate;BER)会随着时间持续上升。为了诊断这个问题,我从ADC取得启动之後各个时间区间的资料,并且在MATLAB进行分析。星座图清楚显示执行状况是如何随着时间退化。


我判断这个现象与取样频率的偏移(sampling rate offset)有关,导致在LTD架构的循环前缀(cyclic prefix)区域之外的逐渐漂移。我执行一个演算法变更来追踪主要的同步讯号。我透过模拟来验证了这个修正,接着把它实现到板子上,可以看到不论系统运转了多久的时间,BER还是维持在低点(图4)。



图4 : 星座图描绘的衰退的性能(左上),板对板测试(右上),以及空中传输测试(下)。
图4 : 星座图描绘的衰退的性能(左上),板对板测试(右上),以及空中传输测试(下)。

稍後,我发现一个IQ增益与相位不平衡的问题。虽然我们以为已经对系统做了适当校正来处理IQ不平衡,不过我发现校正叁数值其实并不正确。又再一次,我分析了MATLAB撷取到的资料,接着在MATLAB执行快速的强力搜寻(brute-force search)来找出可以修正这个问题的合适的校准值。我在几分钟之内就可以更新Simulink模型来实现变更,也产生程式码在即时硬体上验证这个修正。


计画之中的提升

我们正在准备数位基频的5G版本,并且正着手扩展我们的RF技术以符合O-RAN联盟(O-RAN Alliance)针对开放式无线电接取网路制定的规格。为我们的设计提供O-RAN介面,让我们可以在持续改善性能及增加新功能的同时,也很容易地将我们的IP与其他系统整合。


(本文由??思科技提供;作者Matthew Weiner任职於RF Pixels公司)


相关文章
收集模型测试覆盖程度度量资料的理由
新用户设备加速进入 毫米波市场稳定茁壮
5G为AIoT应用带来最终完成式
专注智能车、能源与5G联网 ST助力解决世界重大挑战
以模型为基础设计开发无人自主停车技术
comments powered by Disqus
相关讨论
  相关新闻
» 浩亭跻身德国最具创新力公司 获FOCUS-MONEY和DEUTSCHLAND TEST评选肯定
» 非接触式开关实现最高卫生标准
» The Imaging Source板级相机使自助结帐更快速、便捷
» 盛达工业级无线宽频路由器经TAICS认证 取得物联网资安标章
» THE IMAGING SOURCE兆镁新 推出「IP67等级 FPD-Link III 嵌入式视觉相机」
  相关产品
» igus FastConnect电缆可减少46%组装时间
» 莱迪思新版sensAI解决方案打造网路边缘装置AI/ML应用
» 以滑块和横杆双重锁定 E4Q拖链新板分隔减少装配时间
» 嵌入式视觉发展强劲成长 兆镁新开发技术前导
» 施耐德电机Galaxy VL三相UPS可大减占地面积

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw