新思：挾IP豐富資源 全面提升晶片測試速度

近半年來，由於晶圓代工製程的競爭愈演愈烈，也使得上游的EDA（電子設計自動化）與IP（矽智財）業者，必須與晶圓代工業者有更為深入的合作，就各自的專長彼此互補，以形成完整的生態體系，來滿足廣大的Fabless（無晶圓半導體）業者的晶片設計需求。

圖一 : 新思科技資深產品行銷經理Robert Ruiz。攝影：姚嘉洋

而先前Cadence所發表的新款開發工具，所著重的目標，是在於諸多不同的IP在單晶片進行整合後，需要花費更多的時間進行研發與測試，因此希望能透過該工具來減少研發與測試時間。無獨有偶的是。新思也挾其豐富的IP資源，也推出目的相同的開發工具，希望能減少客戶的測試時間。

新思科技資深產品行銷經理Robert Ruiz表示，近期許多半導體大廠在進入更為先進的半導體製程後，的確面臨了不少挑戰，其中測試時間的壓力更是與日俱增，也因此新思在測試與驗證領域上，的確投入了相當多的研發與併購動作，希望能協助客戶減輕開發負擔。
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載