新一代電源模組設計概要

對於複雜的電路板，例如現今的高階通訊系統，設計人員愈來愈需要為不同的DSP、FPGA、ASIC和微處理器提供更多的電壓軌。目前必須面對的電源系統設計挑戰，是在高速數位電路產生電流暫態的狀況下，將電壓偏差降到最低。愈來愈需要關注的問題是，在使用先進IC時，例如最新的GHz級DSP、FPGA、ASIC和微處理器，電流暫態期間會出現輸出電壓的峰值偏差。如果核心電壓（VCC）超出指定的容差上限，IC必須重設，否則會發生邏輯錯誤。為避免發生這種狀況，設計人員需要更注意所使用的負載點（point-of-load；POL）模組暫態效能。

最新GHz級DSP之類的數位負載需要相當快速的暫態響應，以及相當低的電壓偏差。為達到這些目標，通常需要為DC/DC轉換器加裝多個輸出電容，讓它在回饋迴路回應前有足夠的維持時間。使用電源模組，並加裝電容以符合電壓暫態容差後，便形成一套完整的電源解決方案。
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載