首尔大学工学院日前宣布，由电机与电脑工程学系教授Chul-Ho Lee领导的团队，为次世代半导体核心「二维 (2D) 电晶体」的「闸极堆叠」(gate stack) 技术，提出了一份全面的开发蓝图。

/news/2025/10/15/1958160850S.jpg

随着矽基半导体微缩逼近物理极限，二维材料被视为後矽时代的解答，三星、台积电、英特尔等大厂均已投入研发。然而，其商业化的最大障碍在於如何建构高品质的闸极堆叠，以确保元件性能与稳定。

Lee教授的团队系统性地分析了五种主流的闸极堆叠整合方法，并根据介面品质、漏电、功耗等关键指标，叁照国际半导体路线图 (IRDS) 的目标进行量化评比，为产学界提供了清晰的发展路径。

研究不仅证实了打造超低功耗、高效能电晶体的可行性，更结合铁电材料以实现记忆体内运算等前瞻应用，并强调了与现有後段制程 (BEOL) 相容的量产可行性。

Lee教授表示，此蓝图为克服二维电晶体的商业化瓶颈提供了标准，将透过产学合作加速元件级的整合与应用，有??成为未来 AI 晶片、行动通讯及高密度伺服器等领域的基础技术。