账号:
密码:
CTIMES/SmartAuto / 新闻 /
智原科技采用Cadence OrbitIO与SiP布局工具大幅节省封装设计时程
 

【CTIMES/SmartAuto 編輯部 报导】   2016年06月24日 星期五

浏览人次:【5115】
  

益华电脑(Cadence)宣布,ASIC设计服务、SoC暨IP研发销售厂商智原科技(Faraday Technology)采用Cadence OrbitIO Interconnect Designer(互连设计器)及Cadence SiP布局工具,相较于先前封装设计流程节省达六成时间。

OrbitIO互连设计器提供SoC及ASIC进行跨 IC封装/SiP及系统层级的阶层式多基板优化设计能力 。
OrbitIO互连设计器提供SoC及ASIC进行跨 IC封装/SiP及系统层级的阶层式多基板优化设计能力 。

OrbitIO及SiP布局工具支援自动化IC/Package(封装)/ PCB的互连设计和优化,相较于目前利用静态试算表的方法,能够进一步改善布线互连路径及讯号与电源完整性效能。多基板互连路径设计在早期设计流程上藉由布线上的权衡探索和判断,有效优化设计效能并降低基板复杂度和成本。藉由执行此优化程序,Cadence能够利用OrbitIO互连设计器的单一平台多样设计结构环境,大幅减少或什至消除耗时的重复执行工作,将一般使用试算表且涉及重复执行的凸块/焊球规划研究,从几天或几周时间缩减至短短几小时。

智原科技晶片设计流程暨IP技术处资深处长王志恒表示:「晶粒凸块的规划与优化是我们在SoC及ASIC 设计程序中,决定能否达成效能目标的关键环节。OrbitIO帮助我们以更具效率的方式达成目标,让我们节省高达六成的设计时间,同时提供符合顾客期待的成果品质。」

Cadence PCB与IC封装部门研发副总裁Saugat Sen表示:「我们以顾客需求为第一优先,因此特别强化OrbitIO Interconnect Designer,采全自动的跨域互连路径优化方法,借此提升设计流程效率,并达成缩短设计周期及降低产品开发成本的目标。」

關鍵字: 互連設計器  SiP  封裝設計  智原科技  益华计算机  益华计算机  封装材料类 
相关新闻
Cadence与博通扩大5nm及7nm设计合作
创意电子采用Cadence数位设计实现与签核流程 完成AI及HPC应用的先进制程设计
Cadence提出热电偕同模拟系统分析 面对3D IC挑战
Brewer Science 将在 2019 Semicon Taiwan分享先进封装经验与技术产品
AI与云端平台正在改变EDA设计流程
comments powered by Disqus
相关讨论
  相关新品
Lattice MachXO Control Development Kit
原厂/品牌:Lattice
供应商:Lattice
產品類別:FPGA
Lattice ECP3 PCI Express
原厂/品牌:Lattice
供应商:Lattice
產品類別:FPGA
Lattice ECP3 Video Protocol Board
原厂/品牌:Lattice
供应商:Lattice
產品類別:FPGA
  相关产品
» ST:功能安全将是工业4.0的重中之重
» 伺服器48V新标准正热 Vicor三相RFM满足机架电源新挑战
» 瑞萨电子推出单一封装的简化型数位电源模组系列产品
» 智原推出新款最小面积的USB 2.0 OTG PHY IP
» 创惟发表快速读取的UHS-I读卡机控制晶片
  相关文章
» 迈向AI与IC产业结合之路
» 仿真和原型难度遽增 Xilinx催生世界最大FPGA
» 突破数据时代瓶颈 SerDes技术方案是关键
» EDA跨入云端环境新时代
» 人工智慧正在改变EDA的设计流程

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw