账号:
密码:
CTIMES/SmartAuto / 新闻 /
16nm/14nm FinFET:开辟电子技术新疆界
 

【CTIMES/SmartAuto 編輯部 报导】   2013年03月27日 星期三

浏览人次:【7301】
  

FinFET技术是电子业界的新一代先进技术,是一种新型的多重闸极3D晶体管,提供更显著的功耗和效能优势,远胜过传统平面型晶体管。Intel已经在22nm上使用了称为「三闸极(tri-gate)」的FinFET技术,同时许多晶圆厂也正在准备16奈米或14奈米的FinFET制程。虽然这项技术具有巨大的优势,但也带来了一些新的设计挑战,需要整个半导体设计生态系统的广泛研发和深层协作,才能够成功。

Cadence芯片实现事业群资深副总裁徐季平(Chi-Ping Hsu)
Cadence芯片实现事业群资深副总裁徐季平(Chi-Ping Hsu)

FinFET就是场效应晶体管(FET),名字的由来是因为晶体管的闸极环绕包裹着晶体管的高架信道,或称为「鳍」。与平面晶体管相比,这种方法能够更妥善地控制电流,并同时降低漏电和动态功耗。与28奈米制程相比,16奈米/14奈米 FinFET制程可以提高40-50%效能,或减少50%功耗。有些晶圆厂会直接在16奈米/14奈米上采用FinFET技术,有些晶圆厂为了更容易转移到FinFET技术,会让高层金属维持在20nm。

那么20奈米的平面型晶体管还有市场价值吗?这是一个好问题,在2013年初,20nm的平面型晶体管制程将会全面投入生产,而16奈米/14奈米 FinFET量产还需要一到两年时间。还有许多关于FinFET成本和良率的未知变量。但是随着时间的推移,尤其是伴随着新一代行动消费电子设备的发展,我们有理由更加期待FinFET技术。

FinFET设计挑战

和其他新技术一样,FinFET也引起了一些设计挑战,对客制/模拟设计人员而言尤其显著。其中之一称为「宽度量化」,因为FinFET组件最好是作为常规结构放置在一个网格上。标准单元设计人员可以更改平面晶体管的宽度,但是不能改变鳍的高度或宽度,所以提高驱动器强度的最佳做法就是增加鳍的数量。增加个数必须为整数 - 你不能添加四分之三的鳍。

另一个挑战来自3D技术本身,因为3D意味着必须萃取和建模更多的电阻(R)和电容(C)寄生。设计人员不能再只是为晶体管的长度和宽度建模,晶体管内的Rs和Cs,包括本地互连,鳍和闸极,对于预测晶体管的行为都是至关重要的。还有一个问题是层电阻。

20奈米制程在第一层金属(M1)下增加了一个局部互连层,其电阻分布是不均匀的,并且取决于信道所放置的位置。另外,上金属层和下金属层的电阻率差异可能会达到百倍以上。

还有一些挑战不是来自于FinFET本身,而是来自16nm及14nm上更小的几何尺寸。一个是双重曝光(double patterning),这是20nm及以下制程继续沿用既有的193nm曝光设备,而必须采用的技术。需要额外的光罩,搭配标色分解的制程,在不同的光罩上实现布局特性。布局依赖效应(LDE)的发生是因为布局对象放置在靠近其他单元或装置时,会影响其时序和功耗。而且随着几何尺寸的缩小,电迁移(Electromigration)变得更显著。

EDA的重要角色

如前所述,上述问题主要影响客制/模拟设计。如果数字设计人员能够利用自动化,具备FinFET意识的工具和支持FinFET的单元库,将可发现,单元具备更好的功耗和效能。但是,数字设计人员也会发现新的和更复杂的设计规则、双重曝光着色的要求和更严格的单元和脚位限制。最后,有些SoC设计人员还会被要求来设计和验证数百万网关的芯片。设计人员必须在更高的抽象层次上工作,并且大量重复利用芯片IP。

EDA业界在研发上花费了大量的钱,以解决先进制程上的设计挑战 - 事实上,我们预期,EDA业界在20奈米、16奈米和14奈米的总研发费用可能高达12亿美元到16亿美金。从FinFET观点而言,例如,萃取工具必须强化,以便处理Rs和Cs,更妥善地预测晶体管效能。这些Rs和Cs不能等待芯片成型后分析 – 必须在设计周期尽早进行,所以电路设计人员和布局设计人员必须改变作法密切协作。

每项实体设计工具都必须能够处理几百条为了16nm/14nm FinFET技术而新生的设计规则。包括布局、绕线、优化、萃取和实体验证。也必须利用这些工具进行单元库的优化。所以一个完善整合的先进制程解决方案将使客制/模拟和数字设计变得更容易。

EDA供货商也是垂直协作当中不可或缺的一环,包括晶圆代工厂和IP供货商。来自EDA和IP开发人员的回馈会影响制程发展,然后反过来要求新的工具和IP。例如,2012年,Cadence、ARM和IBM间三方合作产生了第一个14nm FinFET测试芯片。

16nm/14nm FinFET技术将是一个Niche技术,或者成为IC设计的主流?历史证明,每当创新出现,人们就会勾勒如何加以利用以实现新的、而且往往是意想不到的价值。FinFET技术将开启计算机、通信和所有类型消费电子产品的大跃进时代。这就是为什么Cadence公司坚信FinFET技术将为电子业界开创全新纪元,这也是为什么我们致力于为整个业界推动这项技术。

(本文为Cadence芯片实现事业群资深副总裁徐季平接受Electronicdesign访谈译文,经Cadence授权刊载,原文链接

關鍵字: FinFET  16奈米  14奈米  益华计算机 
相关新闻
Cadence与博通扩大5nm及7nm设计合作
创意电子采用Cadence数位设计实现与签核流程 完成AI及HPC应用的先进制程设计
Cadence提出热电偕同模拟系统分析 面对3D IC挑战
AI与云端平台正在改变EDA设计流程
格芯成立独资子公司设计客制 ASICs并重整FinFET发展蓝图
comments powered by Disqus
相关讨论
  相关新品
OMAP 4处理器
原厂/品牌:TI
供应商:TI
產品類別:CPU/MPU
Lattice MachXO Control Development Kit
原厂/品牌:Lattice
供应商:Lattice
產品類別:FPGA
Lattice ECP3 PCI Express
原厂/品牌:Lattice
供应商:Lattice
產品類別:FPGA
  相关产品
» ST:功能安全将是工业4.0的重中之重
» 伺服器48V新标准正热 Vicor三相RFM满足机架电源新挑战
» 瑞萨电子推出单一封装的简化型数位电源模组系列产品
» 智原推出新款最小面积的USB 2.0 OTG PHY IP
» 创惟发表快速读取的UHS-I读卡机控制晶片
  相关文章
» 仿真和原型难度遽增 Xilinx催生世界最大FPGA
» 突破数据时代瓶颈 SerDes技术方案是关键
» EDA跨入云端环境新时代
» 人工智慧正在改变EDA的设计流程
» 机器学习实现AI与EDA的完美匹配

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw