账号:
密码:
CTIMES/SmartAuto / 新闻 /
3D封装面临量测挑战 互连密度是封装微缩关键管控因素
 

【CTIMES/SmartAuto 王岫晨 报导】   2019年09月23日 星期一

浏览人次:【627】
  

过去50年来,晶圆厂已经将最小的电路板尺寸,从过去的微米缩小到奈米级别,这个转变部分是透过精密的检验与量测系统所达成。现今的技术几??已达到Dennard微缩定律与摩尔定律的极限,使得产品效能提升的关键,从晶片的微缩转至IC的封装上。换句话说,在未来,将以封装来延续摩尔定律的效能表现。

IC封装产业高度依赖物理横切面来检视。此方式对这些先进封装来说并不足够,因此需要新的检验与量测技术。
IC封装产业高度依赖物理横切面来检视。此方式对这些先进封装来说并不足够,因此需要新的检验与量测技术。

蔡司半导体制造技术业务发展总监Thomas Gregorich指出,互连密度是封装微缩的关键管控因素。100微米铜柱(Cu-pillar)互连密度为每平方公??100 I/O,且不需要精密的制程控制就可以达到高组装良率。50微米高频宽记忆体(HBM)与2.5D互连的密度为每平方公??400 I/O,以既有的检验与量测系统将会难以控制其组装良率。

在此同时,封装量测技术也正在改变。未来的记忆体与「小晶片(chiplet)」技术,预计将使封装互连间距降至20微米或更小,使得互连密度达到每平方公??2500~10000 I/O。这类封装会需要後段制成(BEOL)般的互连密度,与晶圆厂及的组装良率。

近50年来,IC封装产业高度依赖物理横切面来检视、量测并定义深埋在内的结构。此方式对这些先进封装来说并不足够,因此需要新的检验与量测技术。蔡司开发出新一代的Versa X-ray显微镜(XRM),被视为业界标准,能为深埋在IC封装内的缺陷提供高解析度、非破坏性的成像,几??全球所有的失效分析实验室都采用这样的显微镜解决方案来检测IC的封装结构。

Thomas Gregorich说,行动与高效装置对於微缩以及传输效能的需求不断提高,使得业界在高密度多晶片架构的许多创新,而这些设计也带动封装技术迈入立体化,使得制程的量测技术成为是否能推出新颖且先进技术的关键,而这些技术的制程宽容度(process margin)通常较低或较难被控制。然而,现今先进封装中因目标物太小,已无法用2D X-ray与microCT这类非破坏性的方法来观测。此外,物理横切面除了无法提供3D立体资料之外,还属於破坏性量测,较为耗时,通常也只能处理少量样本,就统计层面来说,改进制程控制的成效有限。

相关新闻
数位化及AI时代下的私家住宅 聚碳酸窬材料应用的最隹时机
是德5G符合性测试解决方案 获必维国际检验集团选用
跟Windows 7说觚觚 终止支援最後倒数88天
MIPI开发大会台北登场 根本解决5G与车用连结挑战
拆解2020年 集邦拓??提明年产业大预测
comments powered by Disqus
相关讨论
  相关新品
CWFA205: WiFi+BT
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
GPS SiP Module
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
CGPA10x: GPS SiP
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
  相关产品
» ST:功能安全将是工业4.0的重中之重
» 伺服器48V新标准正热 Vicor三相RFM满足机架电源新挑战
» 瑞萨电子推出单一封装的简化型数位电源模组系列产品
» 智原推出新款最小面积的USB 2.0 OTG PHY IP
» 创惟发表快速读取的UHS-I读卡机控制晶片
  相关文章
» 仿真和原型难度遽增 Xilinx催生世界最大FPGA
» 突破数据时代瓶颈 SerDes技术方案是关键
» EDA跨入云端环境新时代
» 人工智慧正在改变EDA的设计流程
» 机器学习实现AI与EDA的完美匹配

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw