账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
台积电推20奈米及3D IC设计参考流程
 

【CTIMES / SMARTAUTO ABC_1 报导】    2012年10月12日 星期五

浏览人次:【12209】

台积电日前(10/9)宣布,推出支持20奈米制程与CoWoS(Chip on Wafer on Substrate)技术的设计参考流程,展现了该公司在开放创新平台(Open Innovation Platform, OIP)架构中支持20奈米与CoWoS技术的设计环境已准备就绪。

台积电20奈米参考流程采用现行经过验证的设计流程协助客户实现双重曝影技术(Double Patterning Technology, DPT),藉由DPT所需知识的布局与配线(Place and Route)、时序(Timing)、实体验证(Physical Verification)及可制造性设计(Design for Manufacturing, DFM),EDA厂商通过验证的设计工具就能够支持台积电的20奈米制程,有助于降低设计的复杂度并且提供必要的准确性。

通过硅芯片验证的CoWoS参考流程则能够整合多芯片以支持高带宽与低功耗应用,加速3D IC设计产品的上市时间,芯片设计业者亦受惠于能够使用EDA厂商现有的成熟设计工具进行设计。

台积电表示,20奈米参考流程实现双重曝影的要素包括预先分色(pre-coloring)能力、新的电阻电容撷取(RC Extraction)方法、双重曝影技术签核(Sign Off)、实体验证、以及可制造性设计。此外,台积公司与设计生态环境伙伴提供与双重曝影技术兼容的20奈米硅智财设计,加速客户采用20奈米制程。

至于新的CoWoS参考流程仅对现行设计方法做最小的改变,使得3D IC的转换能够顺利进行。该流程涵盖了从金属凸块、金属垫、中介层到C4凸块之间进行布局与绕线时的管理;创新的凸块组合结构;针对芯片之间高速链接所需的准确撷取与信号一致性分析;从芯片到封装到系统的热分析(Thermal Analysis);以及芯片级(Die-level)与堆栈级(Stacking-level)测试所需的整合式三维集成电路测试方法。

台积电强调,客制化设计参考流程能够实现20奈米客制化布局之双重曝影,提供20奈米制程所需的解决方案,包括与仿真器的直接链接以验证电压相关的设计法则检查(Voltage-dependent DRC)、整合布局依赖效应(LDE)解决方案、以及高介电金属闸极(HKMG)技术的处理。

射频参考设计套件则提供全新的高频设计准则,包括60GHz射频模型支持、以及高效能的电磁特性撷取(Electromagnetic Characterization),透过60GHz从前端至后端实作流程的范例与整合被动组件(Integrated Passive Device, IPD)的支持来协助客户实现设计能力。

關鍵字: 20奈米  3D IC  台積電 
相关新闻
ADI扩大与TSMC合作以提高供应链产能及韧性
半导体育才推手 台师大与台积电携手打造「半导体学程」
台积扩资本支出达280~300亿元 补助供应商加速减碳
Ansys携手台积电与微软 共同提升3D IC可靠度模拟
新思科技与台积电合作 在N3制程上运用从探索到签核的一元化平台
comments powered by Disqus
相关讨论
  相关文章
» 未来无所不在的AI架构导向边缘和云端 逐步走向统一与可扩展
» 关於台积电的2奈米制程,我们该注意什麽?
» 灯塔工厂的关键技术与布局
» 没有墙的厂房资安,如何保平安?
» 日本真能透过台积设厂振兴半导体产业吗?


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T5KTGEGSTACUKR
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw