账号:
密码:
CTIMES/SmartAuto / 新闻 /
Cadence获得台积公司7nm制程技术认证
 

【CTIMES/SmartAuto 陳復霞整理 报导】   2017年04月06日 星期四

浏览人次:【3280】
  

Cadence已就采用7nm制程节点的旗舰DDR4 PHY成功下线,并持续为台积公司7nm制程开发完整设计IP组合

Cadence为台积公司7nm制程打造的客制/类比及数位工具套装获得台积公司v1.0设计及SPICE规则认证,可用于优化行动及高效能运算设计。
Cadence为台积公司7nm制程打造的客制/类比及数位工具套装获得台积公司v1.0设计及SPICE规则认证,可用于优化行动及高效能运算设计。

益华电脑(Cadence)宣布与台积公司(TSMC)取得多项合作成果,进一步强化针对行动应用与高效能运算(HPC)平台上7nm FinFET设计创新。 Cadence数位、签核与客制/类比工具已就TSMC 7nm制程取得v1.0设计规则手册(DRM)及SPICE认证。 Cadence亦提供全新制程设计套件(PDK)解决方案,有助于在TSMC 7nm制程的设计上获致最佳功率、效能与空间(PPA)表现。此外,Cadence更强化7nm客制设计参考流程(CDRF)及元件库特征化流程,并已有客户完成7nm DDR4 PHY IP的采用。

7nm工具認證"7nm工具认证

Cadence提供从设计实现到最终签核的全套整合数位流程,并已于7nm制程获得TSMC认证。此项数位流程包括Innovus设计实现平台、Quantus QRC萃取解决方案、Tempus时序签核解决方案、Voltus IC电源完整性解决方案、Voltus-Fi客制电源完整性解决方案、实体验证系统(PVS)及布局依赖效应(LDE)电性分析器。

对于TSMC 7nm HPC平台的支援包括Genus合成解决方案的via-pillar建模以及完整的via-pillar设计实现与签核环境。此外,工具中的时脉网格处理及汇流排布线能力支援高效能元件库,有助于提升PPA并减少电迁移(EM)。这些功能不仅帮助顾客成功设计先进节点系统,亦有助减少重复并达成成本与效能目标。

取得认证的客制/类比工具包括Spectre加速平行模拟器(APS)、Spectre eXtensive分割模拟器(XPS)、Spectre标准模拟器、Virtuoso布局套装、Virtuoso原理图编辑器以及Virtuoso 类比设计环境(ADE)。 7nm制程的强化包括先进元件挑选和加速客制设置,以及帮助顾客改善产能并满足功率、多重曝光、密度及EM要求的布线流程。

7nm 客制设计参考流程

Cadence以加强版客制设计参考流程(CDRF)解决7nm客制及混合讯号设计难题。 CDRF的先进方法和功能经由一系列深入的「如何」电路设计、布局实施及签核与验证模组来达成改善产能的目标。电路设计模组包含「如何」主题,例如利用模组产生器(ModGen)限制以及TSMC PDK以元件阵列撷取原理图、功能验证、良率预估与优化以及最新可靠度分析。在签核验证方面,实体验证模组强调设计规则与布局验证(LVS)检查、签核寄生萃取,以及电迁移和IR压降(EM/IR)签核检查。

布局实施模组包括FinFET元件设置的连通性及限制条件驱动布局,帮助设计人员避免违反设计规则并解决布局依存效应(LDE)。布线模组提供颜色区分的流程以及创新轨道图形系统,有助于缩短设计时间,缓和寄生效应并帮助设计人员避免EM问题。

7nm元件库特征化工具流程

除了工具认证之外,Cadence Virtuoso Liberate特征化解决方案及Virtuoso Variety统计式特征化解决方案皆已通过验证,可提供TSMC 7nm制程的Liberty元件库,包括先进时序、杂讯及功率模型。这套解决方案运用创新方法掌握Liberty变动格式(LVF)特征,实现制程变动签核,且能够创造EM模型,达成讯号EM优化与签核。

7nm IP的合作

身为DDR控制器及PHY IP的领导者,Cadence业已于从28HPM/28HPC/28HPC+到16FF+/16FFC节点的多代TSMC制程技术部署其DDR4 PHY及LPDDR4 PHY。经由与TSMC和客户的密切合作,Cadence去年着手进行7nm制程IP的开发。 Cadence已于2016年第四季就其使用7nm制程节点的旗舰DDR4 PHY发单下线,核心顾客亦已将7nm DDR PHY整合于其企业级SoC中。

Cadence数位与签核事业群暨系统与验证事业群执行副总裁兼总经理Anirudh Devgan博士说:「TSMC的最新制程进展结合了Cadence强大的工具及IP,为我们的共同客户提供最佳先进节点设计解决方案。此项认证及v1.0 制程成熟里程碑代表我们已经做好准备,能够满足7nm制程创新客户的制造需求。」

台积公司设计基础架构行销事业部资深协理Suk Lee表示:「新版v1.0设计规则和PDK的推出代表着我们在7nm制造的设计上又达到了一个高峰。我们与Cadence密切合作,认证其工具并带来7nm设计的IP创新,帮助我们的顾客在行动装置及HPC设计上实现PPA目标。」

ARM系统与软体事业群总经理Monika Biddulph表示:「ARM、Cadence和TSMC密切合作,帮助我们的共同客户推动7nm设计流程。此一流程有助于促进高阶行动装置及高效能运算应用的平台发展。 」

關鍵字: 数位工具套装  7nm制程  Yüksek performanslı bilgi işlem  益华计算机  台积 
相关新闻
Cadence与博通扩大5nm及7nm设计合作
创意电子采用Cadence数位设计实现与签核流程 完成AI及HPC应用的先进制程设计
Cadence提出热电偕同模拟系统分析 面对3D IC挑战
AI与云端平台正在改变EDA设计流程
Cadence与国研院晶片中心合作 加速AI晶片设计与验证
comments powered by Disqus
相关讨论
  相关新品
Lattice MachXO Control Development Kit
原厂/品牌:Lattice
供应商:Lattice
產品類別:FPGA
Lattice ECP3 PCI Express
原厂/品牌:Lattice
供应商:Lattice
產品類別:FPGA
Lattice ECP3 Video Protocol Board
原厂/品牌:Lattice
供应商:Lattice
產品類別:FPGA
  相关产品
» ST:功能安全将是工业4.0的重中之重
» 伺服器48V新标准正热 Vicor三相RFM满足机架电源新挑战
» 瑞萨电子推出单一封装的简化型数位电源模组系列产品
» 智原推出新款最小面积的USB 2.0 OTG PHY IP
» 创惟发表快速读取的UHS-I读卡机控制晶片
  相关文章
» 迈向AI与IC产业结合之路
» 仿真和原型难度遽增 Xilinx催生世界最大FPGA
» 突破数据时代瓶颈 SerDes技术方案是关键
» EDA跨入云端环境新时代
» 人工智慧正在改变EDA的设计流程

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw